(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 202011351754.3
(22)申请日 2020.11.26
(71)申请人 重庆邮电大学
地址 400065 重庆市南岸区南山街道崇文
路2号
(72)发明人 王巍 张珊 赵汝法 张定冬
张涛洪 刘博文 袁军
(74)专利代理机构 重庆市恒信知识产权代理有
限公司 50102
代理人 陈栋梁
(51)Int.Cl.
G06N 3/063(2006.01)
G06N 3/04(2006.01)
(54)发明名称
路
(57)摘要
本发明请求保护一种基于L I F (L e a k y
Integrate and Fire)模型的脉冲神经网络神经
不应期电路及复位电路。本发明不仅实现了LIF
神经元模型的积分泄露点火功能，还模拟了生物
神经元的不应期特性，其中不应期可调。本发明
基于CMOS工艺，电路结构简单，且电路中多采用
亚阈值区MOS管，使神经元电路具有超低功耗特
性；电路的输入电流为pA级，输出脉冲频率为Hz
级，能很好模拟生物神经元的典型工作状态，有
效地实现了神经元的功能，可用于实现大规模脉
冲神经网络系统。权利要求书2页 说明书5页 附图4页CN 112465134 A 2021.03.09
C N 112465134
A
1.一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，包括：包括膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路，所述膜电位积累电路与泄露电路相连，膜电位积累电路的输出端连接到脉冲产生电路的一个输入端，脉冲产生电路与不应期电路相连，不应期电路的输出端连接到复位电路的输入端，复位电路的输出端连接到膜电位积累电路的输入端。所述膜电位积累电路通过一个电容C mem实现，利用电容C mem对输入信号进行累积，将膜电位V mem积累至阈值电压用于产生脉冲信号； 所述泄露电路采用一个NMOS管M3与电容C mem并联，没有信号输入时，膜电压将会泄露至静息电位或到下一次信号的到来；
所述脉冲产生电路由一个比较器Comp与一个buffer构成，将膜电位与阈值电压进行比较，一旦膜电位超过阈值电压则发射一个脉冲信号；
所述不应期电路由一个电容C1、一个PMOS管M4与一个由V ref控制的NMOS管M5并联构成，V ref可以调节不应期时间。一旦脉冲产生电路产生一个脉冲信号，不应期电路则产生一个复位信号传输给复位电路；
所述复位电路由一个NMOS管M2和PMOS管M1串联构成，用于接收不应期电路产生的复位信号V rst，快速将膜电位放电至静息电位，并且断开与输入信号的连接，在一段时间内不接受任何输入信号。
2.根据权利要求1所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述膜电位积累电路包括电容C mem，所述电容C mem一端连接膜电压V mem，一端接地；所述泄露电路包括NMOS管M3，其中NMOS管M3的栅极连接外部偏置电压V leak，所述NMOS管M3的漏极与电容C mem连接膜电压V mem的一端相连，所述NMOS管M3的源极接地；所述脉冲产生电路包括：比较器Comp、反相器inv1、反相器inv2，其中比较器Comp的正向输入端与电容C mem连接膜电压V mem的一端相连，比较器Comp的负向输入端与外部偏置电压V th相连，比较器的输出端与反相器inv1的输入端相连，其中反相器inv1的输出端与反相器inv2的输入端相连，其中反相器inv2的输出端输出信号V out，输出信号V out代表整个神经元电路的输出信号；所述不应期电路包括：PMOS管M4、NMOS管M5、电容C1，其中PMOS管M4的栅极连接反相器inv1的输出端，PMOS 管的源极连接电源电压VDD，PMOS管的漏极连接NMOS管M5的漏极并输出复位信号V rst，其中NMOS管M5的栅极连接外部偏置电压V ref，NMOS管M5的源极接地，其中电容C1的一端与PMOS管M4的漏极和NMOS管M5的漏极相连，电容C1的另一端与外部地线GND相连；所述复位电路包括：PMOS管M1和NMOS管M2，其中PMOS管M1的源极与外部输入信号I in相连，PMOS管M1的栅极和NMOS管M2的栅极相连并连接到复位信号V rst，PMOS管M1的漏极与NMOS管M2的漏极相连并连接到电容C mem与膜电压V mem相连的一端，NMOS管M2的源极与外部地线GND相连。
3.根据权利要求2所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述脉冲产生电路
的比较器Comp的电路包括：PMOS管N1、PMOS管N2、PMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS管N8、PMOS管N9、PMOS管N10、NMOS管N11，其中PMOS管N1的栅极连接外部偏置电压V comp，PMOS管N1的源极连接电源电压VDD，PMOS管N1的漏极分别连接PMOS管N2的源极、PMOS管N3的源极，PMOS管N2的栅极连接信号V mem，PMOS管N2的漏极分别与NMOS管N4的漏极、NMOS管N4的栅极、NMOS管N5的漏极、NMOS管N6的栅极、NMOS管N11的栅极相连，PMOS管N3的栅极连接信号V th，PMOS管N3的漏极分别与NMOS管N5的栅极、NMOS管N6的漏极、NMOS管N7的漏极、NMOS管N7的栅极、NMOS管N8的栅极相连，NMOS管N4的栅极与NMOS管N4
的漏极相连，NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS管N8的源极均与外部地线GND 相连，NMOS管N7的栅极与NMOS管N7的漏极相连，NMOS管N8的漏极分别与PMOS管N9的漏极、PMOS管N9的栅极相连，PMOS管N9的栅极与分别与PMOS管N9的漏极、PMOS管N10的栅极相连，PMOS管N9的源极与PMOS管N10的源极都连接到电源电压VDD，PMOS管N10的漏极与PMOS管N11的漏极相连，NMOS管N11的源极连接外部地线GND。
4.根据权利要求3所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，比较器Comp为一个迟滞比较器，比较器中的NMOS管N1接收外部偏置电压V comp，比较器中的NMOS管N2为比较器的正向输入端，接收来自膜电位积累电路的膜电压V mem，比较器中的PMOS 管N3为比较器的负向输入
端，接收阈值电压V th，该比较器通过比较膜电压V mem与阈值电压V th得到输出信号，模拟生物神经元的激活特性，膜电压V mem一旦超过阈值电压V th，比较器则将输出信号传递给buffer，产生一个脉冲信号。
5.根据权利要求1-4之一所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，LIF(积分泄露点火)模型的公式表示如下所示：
其中，V mem表示神经元的膜电位，C mem代表膜电位积累电路中的膜电容，I in代表输入电流，I leak代表泄露电流，如果V mem>V th，则V mem＝0。
6.根据权利要求2所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述的泄露电路的NMOS管M3处于亚阈值区，该管可通过调节外部偏置电压V leak控制信号泄露时间常数，使得泄露速率可调。
7.根据权利要求2所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述不应期电路的NMOS管同样处于亚阈值区，用于使输出脉冲信号缓慢衰减，控制NMOS管的偏置电压V ref可以对不应
期进行调节，从而可以调节神经元电路输出脉冲信号的频率。
8.根据权利要求2所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述复位电路由一个NMOS管和一个PMOS管串联而成，当复位信号Vrst为低电压时，PMOS管导通，NMOS管关闭，膜电位积累电路接收输入信号；当复位信号Vrst为高电压时，NMOS管导通，膜电位被放电至静息电位，PMOS管关闭，膜电位累积电路不接收输入信号，神经元电路处于不应期，直到复位信号Vrst衰减至低电压时，膜电位积累电路再次接收输入信号，对膜电位进行累积。
一种基于LIF模型的脉冲神经网络神经元电路
技术领域
[0001]本发明属于集成电路设计技术领域，尤其涉及到一种基于LIF(Leaky Integrate and Fire)模型的脉冲神经网络神经元电路实现的方法。
背景技术
[0002]生物系统非常节能，特别是大脑，由数十亿神经元细胞组成，耗电约20W。这些单元是有噪声的、不精确的、不可靠的模拟设备。当它们被集成到由相互作用的神经元组成的大脑结构中时，它们可以在非常低功耗的情况下，实时地、高精度地解决复杂的任务和表现复杂的行为。人的大脑中有1011个
神经元及1015个突触且消耗能量极低。若想要模拟大脑中大量神经元和突触并行处理信息，电路需要具有超低功耗的性能及占用面积越小越好。神经网络研究方向可分为两类，一类是精确模拟人脑的运行模式，即模拟出细胞膜中的离子通道，例如Hodgkin-Huxley神经元模型，但这类模型实现较为复杂；一类是追求超低功耗及超紧凑电路，在这类电路中，通常使用较为简单的神经元模型，例如LIF神经元模型，该模型既能实现神经元基本功能，又因电路实现较为简单，能极大降低电路功耗。
[0003]CMOS集成电路设计中电子学的最新进展通过减小晶体管的尺寸，可以在平方厘米内封装数十亿个晶体管，可以利用这种先进技术来模仿像大脑一样的电路。这些电子系统通常在电源电压(典型值约1V)下运行，但是传统的模拟电路的性能在如此低的电源电压下会大大降低。因此需要设计一种神经元电路，不仅能模拟生物神经元特性，还能在低电源电压下工作。
[0004]本发明提供一种基于LIF模型的脉冲神经网络神经元电路实现方法，以克服现有技术中电子系统在低电源电压下工作性能差的问题，而且在典型LIF模型的基础上，使神经元电路具备不应期，通过调节偏置电压对不应期进行调整，从而控制神经元电路的脉冲发射频率，使得神经元电路可以适应各种频率下的工作条件。
发明内容
[0005]本发明为实现上述目的，本发明结合亚阈值区MOS管的工作机制，设计了一种基于LIF模型的低
功耗脉冲神经网络神经元电路。本发明的技术方案如下：
[0006]一种基于LIF模型的脉冲神经网络神经元电路，其包括：膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路，所述膜电位积累电路与泄露电路相连，膜电位积累电路的输出端连接到脉冲产生电路的一个输入端，脉冲产生电路与不应期电路相连，不应期电路的输出端连接到复位电路的输入端，复位电路的输出端连接到膜电位积累电路的输入端。所述膜电位积累电路通过一个电容C mem实现，利用电容C mem对输入信号进行累积，将膜电位V mem积累至阈值电压用于产生脉冲信号；
[0007]所述泄露电路采用一个NMOS管M3与电容C mem并联，没有信号输入时，膜电压将会泄露至静息电位或到下一次信号的到来；
[0008]所述脉冲产生电路由一个比较器Comp与一个buffer构成，将膜电位与阈值电压进
行比较，一旦膜电位超过阈值电压则发射一个脉冲信号；
[0009]所述不应期电路由一个电容C1、一个PMOS管M4与一个由V ref控制的NMOS管M5并联构成，V ref可以调节不应期时间。一旦脉冲产生电路产生一个脉冲信号，不应期电路则产生一个复位信号传输给复位电路；
[0010]所述复位电路由一个NMOS管M2和PMOS管M1串联构成，用于接收不应期电路产生的复位信号V
rst，快速将膜电位放电至静息电位，并且断开与输入信号的连接，在一段时间内不接受任何输入信号。
[0011]进一步的，所述膜电位积累电路包括电容C mem，所述电容C mem一端连接膜电压V mem，一端接地；所述泄露电路包括NMOS管M3，其中NMOS管M3的栅极连接外部偏置电压V leak，所述NMOS管M3的漏极与电容C mem连接膜电压V mem的一端相连，所述NMOS管M3的源极接地；所述脉冲产生电路包括：比较器Comp、反相器inv1、反相器inv2，其中比较器Comp的正向输入端与电容C mem连接膜电压V mem的一端相连，比较器Comp的负向输入端与外部偏置电压V th相连，比较器的输出端与反相器inv1的输入端相连，其中反相器inv1的输出端与反相器inv2的输入端相连，其中反相器inv2的输出端输出信号V out，输出信号V out代表整个神经元电路的输出信号；所述不应期电路包括：PMOS管M4、NMOS管M5、电容C1，其中PMOS管M4的栅极连接反相器inv1的输出端，PMOS管的源极连接电源电压VDD，PMOS管的漏极连接NMOS管M5的漏极并输出复位信号V rst，其中NMOS管M5的栅极连接外部偏置电压V ref，NMOS管M5的源极接地，其中电容C1的一端与PMOS管M4的漏极和NMOS管M5的漏极相连，电容C1的另一端与外部地线GND相连；所述复位电路包括：PMOS管M1和NMOS管M2，其中PMOS管M1的源极与外部输入信号I in相连，PMOS管M1的栅极和NMOS管M2的栅极相连并连接到复位信号V rst，PMOS管M1的漏极与NMOS管M2的漏极相连并连接到电容C mem与膜电压V mem相连的一端，NMOS管M2的源极与外部地线GND 相连。
[0012]进一步的，所述脉冲产生电路的比较器Comp的电路包括：PMOS管N1、PMOS管N2、PMOS管
N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS管N8、PMOS管N9、PMOS管N10、NMOS 管N11，其中PMOS管N1的栅极连接外部偏置电压V comp，PMOS管N1的源极连接电源电压VDD，PMOS管N1的漏极分别连接PMOS管N2的源极、PMOS管N3的源极，PMOS管N2的栅极连接信号V mem，PMOS管N2的漏极分别与NMOS管N4的漏极、NMOS管N4的栅极、NMOS管N5的漏极、NMOS管N6的栅极、NMOS管N11的栅极相连，PMOS管N3的栅极连接信号V th，PMOS管N3的漏极分别与NMOS 管N5的栅极、NMOS管N6的漏极、NMOS管N7的漏极、NMOS管N7的栅极、NMOS管N8的栅极相连，NMOS管N4的栅极与NMOS管N4的漏极相连，NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS管N8的源极均与外部地线GND相连，NMOS管N7的栅极与NMOS管N7的漏极相连，NMOS管N8的漏极分别与PMOS管N9的漏极、PMOS管N9的栅极相连，PMOS管N9的栅极与分别与PMOS管N9的漏极、PMOS管N10的栅极相连，PMOS管N9的源极与PMOS管N10的源极都连接到电源电压VDD，PMOS管N10的漏极与PMOS管N11的漏极相连，NMOS管N11的源极连接外部地线GND。
[0013]进一步的，比较器Comp为一个迟滞比较器，比较器中的NMOS管N1接收外部偏置电压V comp，比较器中的NMOS管N2为比较器的正向输入端，接收来自膜电位积累电路的膜电压V mem，比较器中的PMOS管N3为比较器的负向输入端，接收阈值电压V th，该比较器通过比较膜电压V mem与阈值电压V th得到输出信号，模拟生物神经元的激活特性，膜电压V mem一旦超过阈值电压V th，比较器则将输出信号传递给buffer，产生一个脉冲信号。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议