一种通过键合线互连的多层芯片

1.本实用新型涉及系统集成封装领域，尤其涉及一种传输性能好、使用寿命长，通过键合线互连的多层芯片。

背景技术：

2.系统级封装中引入了多层级的封装结构，通过将一定数量的裸芯片、封装芯片甚至包括原片进行堆叠，设计成三维立体的封装结构，键合线技术作为系统级封装中多芯片组件实现垂直互连的关键技术，频率较低时，可以忽视寄生参数带来的影响，随着频率的升高，键合线由于其寄生参数和趋肤效应而呈现感性，随着键合线长度增长，键合线的寄生参数也随之增加，导致阻抗的不匹配和反射问题，同时键合线，拱高越高，会降低键合线的可靠性，现有的基板与第一层芯片之间的互连采用键合线直接进行互连，导致键合线的长度和拱高都很大，在高频下，长度较大的键合线会带来更大的寄生电感，影响信号的传输，也会增加键合线工艺的难度，为了减小键合线互连结构造成的反射以及改善键合线使用的可靠性，需要对传统的键合线互连结构进行改善。

技术实现要素：

3.实用新型目的：本实用新型的目的是提供一种传输性能好、使用寿命长，通过键合线互连的多层芯片。
4.技术方案：本实用新型装置包括基板和多层芯片，所述基板置于最下层，从上到下依次为第一层芯片和第二层芯片，所述第一层芯片和第二层芯片上侧均设置有rdl层，所述基板与第二层芯片不接触的部分设置有rdl层，第一层芯片的rdl层和第二层芯片的rdl层通过键合线连接，第二层芯片的rdl层与基板的rdl层通过键合线连接，两键合线之间通过微带线连接。
5.进一步地，所述第一层芯片和第二层芯片采用三维堆叠封装。
6.进一步地，所述键合线采用金丝材料制成。
7.进一步地，所述微带线的电阻为50欧姆。
8.进一步地，所述微带线的阻抗通过修改键合线的尺寸匹配两端的阻抗。
9.有益效果：本实用新型与现有技术相比，具有如下优点：降低了键合线的寄生电感，减少了因为寄生电感带来的反射问题，在高频下获得更好的传输性能；降低了键合线所承受的应力，增加了键合线的可靠性，提高了键合线的使用寿命。
附图说明
10.图1为本实用新型的结构示意图；
11.图2为传统的键合线互连结构示意图；
12.图3为本实用新型相和传统结构的s11参数仿真对比图；
13.图4为本实用新型相和传统结构的s21参数仿真对比图。
具体实施方式
14.下面结合附图对本实用新型的技术方案作进一步说明。
15.如图1所示，本实用新型装置包括基板3和多层芯片，所述基板3置于最下层，从上到下依次为第一层芯片1和第二层芯片2，采用三维堆叠封装，所述第一层芯片1和第二层芯片2上侧均设置有rdl层4，所述基板3与第二层芯片2不接触的部分设置有rdl层4，第一层芯片1的rdl层4和第二层芯片2的rdl层4通过金丝键合线5连接，第二层芯片2的rdl层4与基板3的rdl层4通过金丝键合线5连接，两金丝键合线5之间通过微带线6连接，所述微带线6的电阻为50欧姆，键合线的材料选用金线，是因为金线具有较好的抗腐蚀性、抗氧化性以及优良的延展性和导电性。
16.基板3首先连接到第一层芯片1和第二层芯片2中间的rdl层，再通过rdl层使用第二根键合线与第二层芯片2的rdl层进行互连，两根键合线5之间用50欧姆的微带线6实现互连，这段微带线6的阻抗可以通过修改键合线5的尺寸匹配两端的阻抗，而经过优化过后的微带线对信号传输性能影响不大，同时该技术不会带来额外的工艺难度。
17.如图2所示，传统的键合线互连结构基板3与第一层芯片1之间的互连采用键合线直接互连，导致键合线的长度和拱高都很大，在高频下，长度较大的键合线会带来更大的寄生电感，影响信号的传输，同时，当键合线超过一定长度会增加键合线工艺的难度，实验发现键合线所承受的最大应力随着键合线拱高和长度增加而增加，同时键合线预测寿命随着最大应力的增加而下降。
18.如图3所示，本实用新型(虚线)的s11参数低于传统的键合线互连结构(实线)，如果以小于-10db作为标准，本实用新型提出的带宽增加700mhz，改善程度达到了20％；如图4所示，本实用新型(实线)的s21参数高于传统的键合线互连结构(虚线)。

技术特征：

1.一种通过键合线互连的多层芯片，包括基板(3)和多层芯片，其特征在于：所述基板(3)置于最下层，从上到下依次为第一层芯片(1)和第二层芯片(2)，所述第一层芯片(1)和第二层芯片(2)上侧均设置有rdl层(4)，所述基板(3)与第二层芯片(2)不接触的部分设置有rdl层(4)，第一层芯片(1)的rdl层(4)和第二层芯片(2)的rdl层(4)通过键合线(5)连接，第二层芯片(2)的rdl层(4)与基板(3)的rdl层(4)通过键合线(5)连接，两键合线(5)之间通过微带线(6)连接。2.根据权利要求1所述的通过键合线互连的多层芯片，其特征在于：所述第一层芯片(1)和第二层芯片(2)采用三维堆叠封装。3.根据权利要求1所述的通过键合线互连的多层芯片，其特征在于：所述键合线(5)采用金丝材料制成。4.根据权利要求1所述的通过键合线互连的多层芯片，其特征在于：所述微带线(6)的电阻为50欧姆。5.根据权利要求1所述的通过键合线互连的多层芯片，其特征在于：所述微带线(6)的阻抗通过修改键合线(5)的尺寸匹配。

技术总结

本实用新型公开了一种通过键合线互连的多层芯片，包括基板和多层芯片，所述基板置于最下层，从上到下依次为第一层芯片和第二层芯片，所述第一层芯片和第二层芯片上侧均设置有RDL层，所述基板与第二层芯片不接触的部分设置有RDL层，第一层芯片的RDL层和第二层芯片的RDL层通过键合线连接，第二层芯片的RDL层与基板的RDL层通过键合线连接，两键合线之间通过微带线连接。本实用新型装置降低了键合线的寄生电感，在高频下获得更好的传输性能；降低了键合线所承受的应力，增加了键合线的可靠性，提高了键合线的使用寿命。提高了键合线的使用寿命。提高了键合线的使用寿命。