绝缘栅双极型晶体管的制作方法

1.本技术涉及半导体技术领域，具体涉及一种绝缘栅双极型晶体管。

背景技术：

2.绝缘栅双极型晶体管（insulated gate bipolar transistor，igbt）是一种mos场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有mosfet易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。igbt的应用对电力电子系统性能的提升起到了极为重要的作用。
3.目前有些特定需求的igbt需要栅极内置电阻，电阻需要根据应用需求进行定制。在igbt实际流片中，由于仿真与实际的偏差，通常会对栅极内置电阻进行多次调整，才能得到满意的栅极内置电阻。目前，主流的技术是通过对多晶硅层及金属层进行设计，引入栅极内置电阻。因此，如果对栅极内置电阻的电阻进行调整，就需要重新对多晶硅层及金属层进行设计，也即需要重新进行流片制作。

技术实现要素：

4.本技术实施例提供了一种绝缘栅双极型晶体管，无需重新进行流片制作即可对栅极内置电阻进行调节。
5.本技术实施例提供了一种绝缘栅双极型晶体管，包括：栅极总线；内置电阻区，所述内置电阻区包括至少一个内置电阻岛，所述内置电阻岛包括第一多晶硅、第二多晶硅和第三多晶硅，所述第一多晶硅分别与所述第二多晶硅的一端和所述第三多晶硅的一端连接，所述第二多晶硅的另一端与所述栅极总线连接；栅极引线压焊区，所述栅极引线压焊区与所述第三多晶硅的另一端连接。
6.在本技术实施例提供的绝缘栅双极型晶体管中，所述第二多晶硅和所述第三多晶硅的电阻率均小于所述第一多晶硅的电阻率。
7.在本技术实施例提供的绝缘栅双极型晶体管中，所述第一多晶硅具有第一晶粒尺寸和第一原材料浓度，所述第二多晶硅和所述第三多晶硅均具有第二晶粒尺寸和第二原材料浓度。
8.在本技术实施例提供的绝缘栅双极型晶体管中，当所述第一晶粒尺寸等于所述第二晶粒尺寸时，所述第一原材料浓度大于所述第二原材料浓度。
9.在本技术实施例提供的绝缘栅双极型晶体管中，当所述第一原材料浓度等于所述第二原材料浓度时，所述第一晶粒尺寸小于所述第二晶粒尺寸。
10.在本技术实施例提供的绝缘栅双极型晶体管中，所述第一多晶硅的方块电阻为5ω/sq~20ω/sq。
11.在本技术实施例提供的绝缘栅双极型晶体管中，所述第二多晶硅和所述第三多晶硅的方块电阻均为0.1ω/sq~1ω/sq。
12.在本技术实施例提供的绝缘栅双极型晶体管中，所述第一多晶硅中的掺杂杂质为磷，所述掺杂杂质的掺杂浓度为1e19-3
~1e20cm-3
。
13.在本技术实施例提供的绝缘栅双极型晶体管中，所述第二多晶硅和所述第三多晶硅中的掺杂杂质均为磷，所述掺杂杂质的掺杂浓度为1e20cm-3
~1e21cm-3
。
14.在本技术实施例提供的绝缘栅双极型晶体管中，所述第一多晶硅的厚度为0.2μm~2μm。
15.综上，本技术实施例提供的绝缘栅双极型晶体管包括栅极总线、内置电阻区和栅极引线压焊区，所述内置电阻区包括至少一个内置电阻岛，所述内置电阻岛包括第一多晶硅、第二多晶硅和第三多晶硅，所述第一多晶硅分别与所述第二多晶硅的一端和所述第三多晶硅的一端连接，所述第二多晶硅的另一端与所述栅极总线连接；所述栅极引线压焊区与所述第三多晶硅的另一端连接。本方案可以通过对内置电阻区中内置电阻岛的数量进行调整，和/或通过蚀刻工艺或沉积工艺对第一多晶硅的厚度进行调整，从而对该绝缘栅双极型晶体管的栅极内置电阻进行灵活调整，无需重新对多晶硅层及金属层进行设计，也即无需重新进行流片制作，进而节约制造成本和时间成本。
附图说明
16.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本技术实施例提供的绝缘栅双极型晶体管的第一结构示意图。
18.图2是本技术实施例提供的绝缘栅双极型晶体管的第二结构示意图。
19.图3是本技术实施例提供的绝缘栅双极型晶体管的第三结构示意图。
具体实施方式
20.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
21.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本技术不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
22.应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
23.在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本技术的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
24.在本技术的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
25.以下将通过具体实施例对本技术所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
26.目前有些特定需求的igbt需要栅极内置电阻，电阻需要根据应用需求进行定制。在igbt实际流片中，由于仿真与实际的偏差，通常会对栅极内置电阻进行多次调整，才能得到满意的栅极内置电阻。目前，主流的技术是通过对多晶硅层及金属层进行设计，引入栅极内置电阻。因此，如果对栅极内置电阻的电阻进行调整，就需要重新对多晶硅层及金属层进行设计，也即需要重新进行流片制作。
27.基于此，本技术实施例提供了一种绝缘栅双极型晶体管。如图1所示，图1是本技术实施例提供的绝缘栅双极型晶体管的结构示意图，该绝缘栅双极型晶体管可以包括栅极总线10、内置电阻区20和栅极引线压焊区30。
28.其中，栅极总线10由多晶硅构成。该栅极总线10与有源区中的成千上万个元胞的栅极相连，为各个元胞提供栅极控制信号的总体传输。
29.其中，该内置电阻区包括至少一个内置电阻岛21。该内置电阻岛21包括第一多晶硅211、第二多晶硅212和第三多晶硅213，第一多晶硅211分别与第二多晶硅212的一端和第三多晶硅213的一端连接，第二多晶硅212的另一端与栅极总线10连接。
30.其中，栅极引线压焊区30与第三多晶硅213的另一端连接。该栅极引线压焊区30由多晶硅材料构成。
31.通常在制作功率器件时，多晶硅材料中会掺杂一定的杂质，从而让多晶硅材料具有一定的电阻。因此，第一多晶硅211、第二多晶硅212和第三多晶硅213均具备电阻。
32.因此，在本实施例中，可以通过对内置电阻区20中内置电阻岛21的数量进行调整，从而对该绝缘栅双极型晶体管的栅极内置电阻进行灵活调整，无需重新对多晶硅层及金属层进行设计，也即无需重新进行流片制作，进而节约制造成本和时间成本。
33.比如，当各内置电阻岛21的电阻为10ω，数量为1时，此时的栅极内置电阻为10ω。当各内置电阻岛21的电阻为10ω，数量为2时，此时栅极内置电阻为5ω。当各内置电阻岛21的电阻10ω，数量为3时，此时栅极内置电阻约为3.3ω。
34.在本技术实施例中，第一多晶硅211中的掺杂杂质为磷，掺杂杂质的掺杂浓度为1e19-3
~1e20cm-3
。第二多晶硅212中的掺杂杂质均为磷，掺杂杂质的掺杂浓度为1e20cm-3
~1e21cm-3
。第三多晶硅213中的掺杂杂质均为磷，掺杂杂质的掺杂浓度为1e20cm-3
~1e21cm-3
。
35.需要说明的是，第二多晶硅212和第三多晶硅213中掺杂杂质的掺杂浓度可以相同，也可以不同，具体可以根据实际情况进行设定。
36.需要说明的是，第二多晶硅212和第三多晶硅213中的掺杂杂质包括但不限于磷。
第二多晶硅212和第三多晶硅213中的掺杂杂质还可以包括其他非磷的掺杂杂质。比如，第二多晶硅212和第三多晶硅213中的掺杂杂质还可以为硼。
37.可以理解的是，为了可以将栅极电信号通过传输给栅极总线10，内置电阻区需要具有至少一个内置电阻岛21。需要说明的是，在本技术实施例中，该内置电阻岛21的数量可以为1~5。
38.在本技术实施例中，第一多晶硅211用于形成栅极内置电阻，而第二多晶硅212和第三多晶硅213则是用于传导电流。为了便于第一多晶硅211形成栅极内置电阻，及第二多晶硅212和第三多晶硅213传导电流，在本技术实施例中，第二多晶硅212和第三多晶硅213的电阻率均小于第一多晶硅211的电阻率。
39.在一些实施例中，可以通过调整第一多晶硅211、第二多晶硅212和第三多晶硅213的晶粒尺寸和/或原材料浓度，对第一多晶硅211、第二多晶硅212和第三多晶硅213的电阻率进行调整。
40.在一些实施例中，可以预设第一多晶硅211具有第一晶粒尺寸和第一原材料浓度，第二多晶硅212和第三多晶硅213均具有第二晶粒尺寸和第二原材料浓度。
41.此时，为了使第二多晶硅212和第三多晶硅213的电阻率均小于第一多晶硅211的电阻率。在一些实施例中，具体可以如下：当第一晶粒尺寸等于第二晶粒尺寸时，第一原材料浓度大于第二原材料浓度。当第一原材料浓度等于第二原材料浓度时，第一晶粒尺寸小于第二晶粒尺寸。
42.需要说明的是，对第一多晶硅211、第二多晶硅212和第三多晶硅213的电阻率进行调整的方式有多种，包括但不限于以上的方式。
43.在一些实施例中，第二多晶硅212和第三多晶硅213可以直接与第一多晶硅211连接。
44.在另一实施例中，第二多晶硅212和第一多晶硅211可以通过接触孔相互连接。
45.具体的，可以在第一多晶硅211和第二多晶硅212之间设置一介质层，从而使得第一多晶硅211和第二多晶硅212。然而，可以在介质层上设置接触孔，通过该接触孔实现第二多晶硅212和第一多晶硅211的连接。
46.可以理解的是，电阻率和电阻成正比。在单位面积内，电阻率越高，电阻越大；电阻率越小，电阻越小。
47.在本技术实施例中，第二多晶硅212和第三多晶硅213的电阻均小于第一多晶硅211的电阻。第二多晶硅212和第三多晶硅213的电阻均小于1ω。
48.在一些实施例中，为了使第二多晶硅212和第三多晶硅213的电阻远小于第一多晶硅211的电阻，可以将第二多晶硅212和第三多晶硅213的尺寸设置为小于第一多晶硅211的尺寸。
49.可以理解的是，第二多晶硅212的尺寸可以与第三多晶硅213的尺寸相同，也可以与第三多晶硅213的尺寸不同，具体可以根据实际情况进行设定。
50.需要说明的是，在本技术实施例中，该第一多晶硅211的长宽比可以为1:1~4:1。本实施例中的各第一多晶硅211可以设置不同的长宽比，从而使得各第一多晶硅211具有不同的单个电阻，有利于灵活调整栅极内置电阻。
51.由于第二多晶硅212和第三多晶硅213的电阻过小，可以忽略不计。因此，可以通过
调整该第一多晶硅211的长宽比，对内置电阻岛21的电阻进行调整，进而对该绝缘栅双极型晶体管的栅极内置电阻进行调整。
52.比如，当该第一多晶硅211的长宽比为2:1，且该第一多晶硅211的方块电阻为5ω/sq时，该内置电阻岛21的电阻约为10ω。又比如，当该第一多晶硅211的长宽比为3:1，且第一多晶硅211的方块电阻为5ω/sq时，该该内置电阻岛21的电阻约为15ω。
53.在本技术实施例中，第一多晶硅211的方块电阻为5ω/sq~20ω/sq。第二多晶硅212的方块电阻为0.1ω/sq~1ω/sq。第三多晶硅213的的方块电阻为0.1ω/sq~1ω/sq。
54.可以理解的是，第二多晶硅212的方块电阻可以与第三多晶硅213的方块电阻相同，也可以与第三多晶硅213的方块电阻不同，具体可以根据实际情况进行设定。
55.需要说明的是，ω/sq为方块电阻的单位，即为欧姆/方块。
56.在一些实施例中，可以通过调整第一多晶硅211的厚度对第一多晶硅211的电阻进行调整对内置电阻岛21的电阻进行调整，进而对该绝缘栅双极型晶体管的栅极内置电阻进行调整。比如，预设内置电阻岛21的数量为1，厚度为t的第一多晶硅211电阻为10ω。此时，当第一多晶硅211的厚度为t/2时，该内置电阻岛21的电阻为20ω。当第一多晶硅211的厚度为t/3时，该内置电阻岛21的电阻为30ω。
57.需要说明的是，在本技术实施例中该第一多晶硅211的厚度为0.2μm~2μm。在具体实施过程中，可以通过蚀刻工艺或沉积工艺对第一多晶硅211的厚度进行调整。比如，可以通过蚀刻工艺使得第一多晶硅211的厚度减薄，也可以通过沉积工艺使得第一多晶硅211的厚度加厚。
58.在一些实施例中，如图2所示，该绝缘栅双极型晶体管还可以包括封装打线34和打线焊盘40。打线焊盘40通过封装打线34与栅极引线压焊区30连接，从而使得外部作用给栅极的电信号引入到绝缘栅双极型晶体管内部。
59.在一些实施例中，为了便于封装打线34与栅极引线压焊区30连接，可以如图3所示，在栅极引线压焊区30上设置一金属压焊区50。
60.本实施例还提供了该绝缘栅双极型晶体管的制造方法，该绝缘栅双极型晶体管的制造方法可以包括以下步骤：步骤一、提供一半导体衬底，并制作场氧和终端环；步骤二、形成有源区；步骤三、第一多晶硅层的形成和蚀刻，从而形成第一多晶硅；步骤四、第二多晶硅层的形成和蚀刻，从而形成第二多晶硅和第三多晶硅；步骤五、通过蚀刻形成接触孔；步骤六、金属层的形成和光刻；步骤七、钝化层的形成及背部工艺。
61.需要说明的是，以上为该绝缘栅双极型晶体管的大致制造流程，该绝缘栅双极型晶体管具体制造流程与传统绝缘栅双极型晶体管的制作方法相同，在此不再一一赘述。
62.综上，本技术实施例提供的绝缘栅双极型晶体管可以包括栅极总线10、内置电阻区20和栅极引线压焊区30，内置电阻区包括至少一个内置电阻岛21，内置电阻岛21包括第一多晶硅211、第二多晶硅212和第三多晶硅213，第一多晶硅211分别与第二多晶硅212的一端和第三多晶硅213的一端连接，第二多晶硅212的另一端与栅极总线10连接；栅极引线压焊区30与第三多晶硅213的另一端连接。本方案可以通过对内置电阻区20中内置电阻岛21的数量进行调整，和/或通过蚀刻工艺或沉积工艺对第一多晶硅211的厚度进行调整，从而对该绝缘栅双极型晶体管的栅极内置电阻进行灵活调整，无需重新对多晶硅层及金属层进行设计，也即无需重新进行流片制作，进而节约制造成本和时间成本。
63.以上对本技术所提供的绝缘栅双极型晶体管进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。

技术特征：

1.一种绝缘栅双极型晶体管，其特征在于，包括：栅极总线；内置电阻区，所述内置电阻区包括至少一个内置电阻岛，所述内置电阻岛包括第一多晶硅、第二多晶硅和第三多晶硅，所述第一多晶硅分别与所述第二多晶硅的一端和所述第三多晶硅的一端连接，所述第二多晶硅的另一端与所述栅极总线连接；栅极引线压焊区，所述栅极引线压焊区与所述第三多晶硅的另一端连接。2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第二多晶硅和所述第三多晶硅的电阻率均小于所述第一多晶硅的电阻率。3.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述第一多晶硅具有第一晶粒尺寸和第一原材料浓度，所述第二多晶硅和所述第三多晶硅均具有第二晶粒尺寸和第二原材料浓度。4.如权利要求3所述的绝缘栅双极型晶体管，其特征在于，当所述第一晶粒尺寸等于所述第二晶粒尺寸时，所述第一原材料浓度大于所述第二原材料浓度。5.如权利要求3所述的绝缘栅双极型晶体管，其特征在于，当所述第一原材料浓度等于所述第二原材料浓度时，所述第一晶粒尺寸小于所述第二晶粒尺寸。6.如权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，所述第一多晶硅的方块电阻为5ω/sq~20ω/sq。7.如权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，所述第二多晶硅和所述第三多晶硅的方块电阻均为0.1ω/sq~1ω/sq。8.如权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，所述第一多晶硅中的掺杂杂质为磷，所述掺杂杂质的掺杂浓度为1e19-3
~1e20cm-3
。9.如权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，所述第二多晶硅和所述第三多晶硅中的掺杂杂质均为磷，所述掺杂杂质的掺杂浓度为1e20cm-3
~1e21cm-3
。10.如权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，所述第一多晶硅的厚度为0.2μm~2μm。

技术总结

本申请公开了一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括栅极总线、内置电阻区和栅极引线压焊区，内置电阻区包括至少一个内置电阻岛，内置电阻岛包括第一多晶硅、第二多晶硅和第三多晶硅，第一多晶硅分别与第二多晶硅的一端和第三多晶硅的一端连接，第二多晶硅的另一端与栅极总线连接；栅极引线压焊区与第三多晶硅的另一端连接。本方案可以通过对内置电阻区中内置电阻岛的数量进行调整，从而对该绝缘栅双极型晶体管的栅极内置电阻进行灵活调整，无需重新对多晶硅层及金属层进行设计，也即无需重新进行流片制作，进而节约制造成本和时间成本。和时间成本。和时间成本。