(10)申请公布号 CN 102315135 A
(43)申请公布日 2012.01.11C N 102315135 A
*CN102315135A*
(21)申请号 201010229486.8
(22)申请日 2010.07.09
H01L 21/50(2006.01)
H01L 23/495(2006.01)
H01L 23/34(2006.01)
(71)申请人联咏科技股份有限公司
地址新竹科学工业园区
(72)发明人林泰宏
(74)专利代理机构北京市柳沈律师事务所
11105
代理人
陈小雯
(54)发明名称
(57)摘要
本发明公开一种芯片封装及其制作工艺，其
体。导线架包括芯片座与多个引脚，其中芯片座具
的第三表面与第四表面，其中导线架经由芯片座
的第二表面配置于散热片的第三表面上，而散热
片的第四表面暴露在外。芯片配置于芯片座的第
一表面上，且分别电连接芯片座与引脚。封装胶
体包覆芯片、芯片座、散热片以及每一引脚的一部
分。(51)Int.Cl.
(19)中华人民共和国国家知识产权局(12)发明专利申请
权利要求书 4 页 说明书 9 页 附图 5 页
1.一种芯片封装制作工艺，包括：
提供一导线架，该导线架包括一芯片座与多个引脚，且该芯片座具有相对的一第一表面与一第二表面；
将该导线架经由该芯片座的该第二表面配置于一散热片的一第三表面上，并电连接该芯片座至该散热片；
配置一芯片在该芯片座的该第一表面上，并分别电连接该芯片至该芯片座与该些引脚；以及
形成一封装胶体，以包覆该芯片、该芯片座、该散热片以及每一引脚的一部分，且该封装胶体暴露出该散热片的一第四表面，其中该第四表面与该第三表面相对。
2.如权利要求1所述的芯片封装制作工艺，还包括接合该散热片的该第四表面至一电子元件的一接合区，并使该芯片经由该芯片座以及该散热片而电连接至该电子元件。
3.如权利要求2所述的芯片封装制作工艺，其中接合该散热片与该电子元件的方法包括表面粘着技术。
4.如权利要求2所述的芯片封装制作工艺，其中该电子元件的该接合区具有至少一贯孔，以在该散热片接合至该电子元件之后对外暴露出该散热片。
5.如权利要求2所述的芯片封装制作工艺，其中该电子元件包括电路板、测试座或功能系统。
6.如权利要求5所述的芯片封装制作工艺，其中该电路板具有多个阵列排列的焊垫位于该接合区内。
7.如权利要求2所述的芯片封装制作工艺，其中该电子元件与该散热片的该第四表面之间的最短距离介于0.05～0.15mm之间。
8.如权利要求2所述的芯片封装制作工艺，其中该电子元件与该散热片的该第四表面接触。
9.如权利要求1所述的芯片封装制作工艺，还包括形成一导电层于该芯片座与该散热片之间。
10.如权利要求9所述的芯片封装制作工艺，其中该导电层为接合胶材或导电胶带。
11.如权利要求1所述的芯片封装制作工艺，其中电连接该芯片至该芯片座与该些引脚的方法包括打线接合。
12.如权利要求1所述的芯片封装制作工艺，其中该散热片具有中间区与围绕该中间区的外围区，该中间区为导电区且该外围区为绝缘区，以及该芯片座配置于该中间区。
13.如权利要求12所述的芯片封装制作工艺，其中该中间区为一下凹区以及该外围区为一平板区，该下凹区具有一深度，该芯片座与该些引脚的顶部之间具有一高度差，且该深度小于该高度差。
14.如权利要求13所述的芯片封装制作工艺，其中该下凹区的该深度大于0且小于0.294mm。
15.如权利要求12所述的芯片封装制作工艺，还包括对该中间区进行电镀制作工艺，以在该中间区的表面上形成一导电层。
16.如权利要求15所述的芯片封装制作工艺，其中该导电层的材料包括铜。
17.如权利要求15所述的芯片封装制作工艺，还包括在该导电层上形成一抗氧化层。
18.如权利要求17所述的芯片封装制作工艺，其中该抗氧化层的形成方法包括电解电镀或化学电镀。
19.如权利要求17所述的芯片封装制作工艺，其中该抗氧化层的材料包括镍。
20.如权利要求12所述的芯片封装制作工艺，还包括对该外围区进行绝缘处理。
21.如权利要求20所述的芯片封装制作工艺，其中该绝缘处理包括在该外围区上贴附绝缘胶带。
22.如权利要求20所述的芯片封装制作工艺，其中该绝缘处理包括对该外围区进行选择性电镀或阳极处理。
23.如权利要求1所述的芯片封装制作工艺，还包括在接合该芯片座与该散热片之前，进行下列步骤：
以一遮蔽层遮蔽该散热片的该第三表面的一中间区以及该第四表面，且暴露该散热片的其余表面；
对部分遮蔽的该散热片进行一绝缘处理，以于该散热片的其余表面上形成一绝缘层；以及
移除该遮蔽层。
24.如权利要求23所述的芯片封装制作工艺，其中该遮蔽层为胶带。
25.如权利要求23所述的芯片封装制作工艺，其中该绝缘处理包括在该其余表面上贴附绝缘胶带。
26.如权利要求23所述的芯片封装制作工艺，其中该绝缘处理包括对该其余表面进行选择性电镀或阳极处理。
27.如权利要求23所述的芯片封装制作工艺，还包括在移除该遮蔽层后，对该中间区与该第四表面进行电镀制作工艺，以在该中间区与该第四表面上形成一导电层。
28.如权利要求27所述的芯片封装制作工艺，其中该导电层的材料包括铜。
29.如权利要求27所述的芯片封装制作工艺，还包括在该导电层上形成一抗氧化层。
30.如权利要求29所述的芯片封装制作工艺，其中该抗氧化层的形成方法包括电解电镀或化学电镀。
31.如权利要求29所述的芯片封装制作工艺，其中该抗氧化层的材料包括镍。
32.一种芯片封装，包括：
导线架，包括芯片座与多个引脚，其中该芯片座具有相对的第一表面与第二表面；
散热片，具有相对的第三表面与第四表面，其中该导线架经由该芯片座的该第二表面配置于该散热片的该第三表面上，且该散热片的该第四表面暴露在外；
芯片，配置于该芯片座的该第一表面上，且分别电连接该芯片座与该些引脚；以及
封装胶体，包覆该芯片、该芯片座、该散热片以及每一引脚的一部分。
33.如权利要求32所述的芯片封装，还包括电子元件，该电子元件的一接合区与该散热片的该第四表面接合，使该芯片经由该芯片座以及该散热片而电连接至该电子元件。
34.如权利要求33所述的芯片封装，其中该散热片与该电子元件通过表面粘着技术接合。
35.如权利要求33所述的芯片封装，其中该电子元件的该接合区具有至少一贯孔，以在该散热片接合至该电子元件之后对外暴露出该散热片。
36.如权利要求33所述的芯片封装，其中该电子元件包括电路板、测试座或功能系统。
37.如权利要求36所述的芯片封装，其中该电路板具有多个阵列排列的焊垫位于该接合区内。
38.如权利要求33所述的芯片封装，其中该电子元件与该散热片的第四表面之间的最短距离介于0.05～0.15mm之间。
39.如权利要求33所述的芯片封装，其中该电子元件与该散热片的该第四表面接触。
40.如权利要求32所述的芯片封装，其中该芯片座与该散热片之间还包括一导电层。
41.如权利要求40所述的芯片封装，其中该导电层为接合胶材或导电胶带。
42.如权利要求32所述的芯片封装，其中该散热片具有中间区与围绕该中间区的外围区，该中间区为导电区且该外围区为绝缘区，以及该芯片座配置于该中间区。
43.如权利要求42所述的芯片封装，其中该中间区为一下凹区以及该外围区为一平板区，该下凹区具有一深度，该芯片座与该些引脚的顶部之间具有一高度差，且该深度小于该高度差。
44.如权利要求43所述的芯片封装，其中该下凹区的该深度大于0且小于0.294mm。
45.如权利要求42所述的芯片封装，其中该散热片的该中间区与该第四表面上配置有一导电层。
46.如权利要求45所述的芯片封装，其中该导电层由电镀制作工艺所形成。
47.如权利要求45所述的芯片封装，其中该导电层的材料包括铜。
48.如权利要求45所述的芯片封装，其中该导电层上还配置有一抗氧化层。
49.如权利要求48所述的芯片封装，其中该抗氧化层由电解电镀或化学电镀所形成。
50.如权利要求48所述的芯片封装，其中该抗氧化层的材料包括镍。
51.如权利要求42所述的芯片封装，其中该外围区上贴附有绝缘胶带。
52.如权利要求42所述的芯片封装，其中已对该外围区进行选择性电镀或阳极处理。
53.如权利要求32所述的芯片封装，其中已对该散热片的该第三表面与该第四表面以外的其余表面进行选择性电镀或阳极处理。
54.如权利要求32所述的芯片封装，其中该散热片的该第三表面与该第四表面以外的其余表面上贴附有绝缘胶带。
55.如权利要求32所述的芯片封装，其中该散热片包括一第一部分以及一第二部分，该第一部分的中央部位镂空，而该第二部分嵌入该第一部分的镂空部位，该芯片座与该第二部分接合。
56.如权利要求55所述的芯片封装，其中该第一部分的材料包括铝。
57.如权利要求55所述的芯片封装，其中该第二部分的材料为可导电且可上锡的材料。
58.如权利要求55所述的芯片封装，其中该第二部分的材料包括铜。
59.如权利要求55所述的芯片封装，其中该第二部分的表面上配置有一抗氧化层。
60.如权利要求59所述的芯片封装，其中该抗氧化层的形成方法包括电解电镀或化学电镀。
61.如权利要求59所述的芯片封装，其中该抗氧化层的材料包括镍。
62.如权利要求55所述的芯片封装，其中该第一部分的表面经绝缘处理。
63.如权利要求62所述的芯片封装，其中该绝缘处理包括在该第一部分的表面上贴附绝缘胶带。
64.如权利要求62所述的芯片封装，其中该绝缘处理包括对该第一部分的表面进行选择性电镀或阳极处理。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议