(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 202011530124.2
(22)申请日 2020.12.22
(71)申请人 中国电子科技集团公司第四十九研
究所
地址 150001 黑龙江省哈尔滨市南岗区一
曼街29号
(72)发明人 李玉玲 刘兴宇 孙权 张鹏
尹延昭 吴佐飞 于洋 张强
李修钰 谢胜秋
(74)专利代理机构 哈尔滨华夏松花江知识产权
代理有限公司 23213
代理人 杨晓辉
(51)Int.Cl.
H01L 43/06(2006.01)
H01L 43/04(2006.01)
H01L 43/14(2006.01)G01D 5/14(2006.01)
(54)发明名称
(57)摘要
霍尔元件及霍尔元件的制备方法，涉及传感
器技术领域。本发明是为了解决现有MEMS或IC工
导体材料的不均匀性导致的霍尔元件输出非线
性和零点失调的问题。本发明所述霍尔元件包括
一个八边形的霍尔功能层，所述八边形相对的两
边长度相同且相互平行，霍尔功能层互不相邻的
四条边上分别连接有一个电极，每个电极均设有
电气连接端，其中两个电极的电气连接端作为霍
尔元件的电压输入端，剩余两个电极的电气连接
端作为霍尔元件的电压输出端。权利要求书1页 说明书4页 附图4页CN 112670404 A 2021.04.16
C N 112670404
A
1.霍尔元件，其特征在于，包括一个八边形的霍尔功能层(3)，所述八边形相对的两边长度相同且相互平行，霍尔功能层(3)互不相邻的四条边上分别连接有一个电极(5)，
每个电极(5)均设有电气连接端，其中两个电极(5)的电气连接端作为霍尔元件的电压输入端，剩余两个电极(5)的电气连接端作为霍尔元件的电压输出端。
2.霍尔元件，其特征在于，包括：两个层结构，
每个层结构均包括一个八边形的霍尔功能层(3)，所述八边形相对的两边长度相同且相互平行，霍尔功能层(3)互不相邻的四条边上分别连接有一个电极(5)，每个电极(5)均设有电气连接端，其中两个电极(5)的电气连接端作为霍尔元件的电压输入端，剩余两个电极
(5)的电气连接端作为霍尔元件的电压输出端；
两个层结构层叠、且分别位于两个层结构上的两个相邻的电机(5)之间相互交错。
3.根据权利要求1或2所述的霍尔元件，其特征在于，霍尔功能层(3)的四条边上分别注入有欧姆接触区(4)，电极(5)通过欧姆接触区(4)与霍尔功能层(3)相连。
4.根据权利要求1或2所述的霍尔元件，其特征在于，
霍尔功能层(3)的材料为衬底硅、SOI顶层硅或外延硅薄膜；
电极(5)的电气连接端为金属引线，电极(5)的材料为金、铬、铂、钛中的一种金属、或多种金属的复合金属或合金。
5.根据权利要求3所述的霍尔元件，其特征在于，还包括基底(1)和钝化层(2)，
霍尔功能层(3)位于基底(1)上方，钝化层(2)覆盖在霍尔功能层(3)的外表面，钝化层
(2)还填充在霍尔功能层(3)与基底(1)之间的缝隙中。
6.根据权利要求5所述的霍尔元件，其特征在于，
基底(1)的材料为硅、玻璃、SOI、GaAs、InP或碳化硅；
钝化层(2)的材料为氧化硅、氧化铝、氮化硅或氮氧化硅。
7.霍尔元件的制备方法，其特征在于，所述方法具体为：
在基底(1)上采用光刻、刻蚀或离子注入工艺形成八边形的霍尔功能层(3)，所述八边形相对的两边长度相同且相互平行，所述霍尔功能层(3)的四条边上分别设有一个电极连接孔，所述四条边互不相邻， 采用光刻和刻蚀工艺清除电极连接孔的氧化层，
采用磁控溅射和/或热蒸发工艺在霍尔功能层(3)和电极连接孔表面覆盖金属层，采用光刻、刻蚀和合金工艺将金属层图形化形成引线和电极(5)。
8.根据权利要求7所述的霍尔元件的制备方法，其特征在于，在形成霍尔功能层(3)之后，采用光刻和离子注入工艺在霍尔功能层(3)互不相邻的四条边上分别实现欧姆接触区
(4)的掺杂。
9.根据权利要求7所述的霍尔元件的制备方法，其特征在于，在形成引线和电极之后，采用氧化、LPCVD、PECVD、MOCVD方式中的一种或多种在霍尔功能层(3)和电极(5)表面覆盖钝化层(2)。
10.根据权利要求7、8或9所述的霍尔元件的制备方法，其特征在于，在所有步骤前，首先对基底(1)进行清洗和热氧化，所述基底(1)为SOI硅片或N型硅片。
权 利 要 求 书1/1页CN 112670404 A
霍尔元件及霍尔元件的制备方法
技术领域
[0001]本发明属于传感器技术领域，尤其涉及霍尔元件。
背景技术
[0002]磁传感器是把磁场转变为电信号常用的磁传感器之一。最常见的霍尔元件为长条形和十字形结构。现有的MEMS或IC工艺制作的霍尔元件引出电极不对称性和半导体材料的不均匀性会导致霍尔元件的输出非线性和零点失调，比如在工艺中光刻的掩膜版未对准可能会导致电极的不对称，而掺杂或离子注入浓度的分布不均则会导致整个器件电阻、电导率的分布不均。
发明内容
[0003]本发明是为了解决现有MEMS或IC工艺制作的霍尔元件由于引出电极不对称性和半导体材料的不均匀性导致的霍尔元件输出非线性和零点失调的问题，现提供两种霍尔元件及一种霍尔元件的制备方法。
[0004]第一种霍尔元件包括一个八边形的霍尔功能层，所述八边形相对的两边长度相同且相互平行，霍尔功能层互不相邻的四条边上分别连接有一个电极，每个电极均设有电气连接端，其中两个电极的电气连接端作为霍尔元件的电压输入端，剩余两个电极的电气连接端作为霍尔元件的电压输出端。
[0005]第二种霍尔元件包括：两个层结构，每个层结构均包括一个八边形的霍尔功能层，所述八边形相
对的两边长度相同且相互平行，霍尔功能层互不相邻的四条边上分别连接有一个电极，每个电极均设有电气连接端，其中两个电极的电气连接端作为霍尔元件的电压输入端，剩余两个电极的电气连接端作为霍尔元件的电压输出端；两个层结构层叠、且分别位于两个层结构上的两个相邻的电机之间相互交错。
[0006]上述两种霍尔元件的霍尔功能层的四条边上分别注入有欧姆接触区，电极通过欧姆接触区与霍尔功能层相连。
[0007]上述两种霍尔元件的霍尔功能层的材料为衬底硅、SOI顶层硅或外延硅薄膜；电极的电气连接端为金属引线，电极的材料为金、铬、铂、钛中的一种金属、或多种金属的复合金属或合金。
[0008]上述两种霍尔元件的还包括基底和钝化层，霍尔功能层位于基底上方，钝化层覆盖在霍尔功能层的外表面，钝化层还填充在霍尔功能层与基底之间的缝隙中。
[0009]上述两种霍尔元件的基底的材料为硅、玻璃、SOI、GaAs、InP或碳化硅；钝化层的材料为氧化硅、氧化铝、氮化硅或氮氧化硅。
[0010]霍尔元件的制备方法，该方法具体为：
[0011]在基底上采用光刻、刻蚀或离子注入工艺形成八边形的霍尔功能层，所述八边形相对的两边长度相同且相互平行，所述霍尔功能层的四条边上分别设有一个电极连接孔，所述四条边互不相邻，
[0012]采用光刻和刻蚀工艺清除电极连接孔的氧化层，
[0013]采用磁控溅射和/或热蒸发工艺在霍尔功能层和电极连接孔表面覆盖金属层，[0014]采用光刻、刻蚀和合金工艺将金属层图形化形成引线和电极。
[0015]进一步的，在形成霍尔功能层之后，采用光刻和离子注入工艺在霍尔功能层互不相邻的四条边上分别实现欧姆接触区的掺杂。
[0016]进一步的，在形成引线和电极之后，采用氧化、LPCVD、PECVD、MOCVD方式中的一种或多种在霍尔功能层和电极表面覆盖钝化层。
[0017]进一步的，在所有步骤前，首先对基底进行清洗和热氧化，所述基底为SOI硅片或N 型硅片。
[0018]本发明所述的霍尔元件，能够保证载流子在外磁场作用下输运轨迹保持一致，同时非线性晶格缺陷俘获载流子平均效果稳定，这样可以使得霍尔元件的时漂稳定性更好。同时，通过对对称元件进行串联，可以成倍提高分辨率。该结构大大降低了芯片级元件的加工要求，能够提高成品率及工艺纠错能力。
附图说明
[0019]图1为具体实施方式一所述霍尔元件的主视剖面图；
[0020]图2为具体实施方式一所述霍尔元件无基底和钝化层情况下的俯视图；
[0021]图3为具体实施方式二所述霍尔元件的主视剖面图；
[0022]图4为具体实施方式二所述霍尔元件无基底和钝化层情况下的俯视图；
[0023]图5为无欧姆接触区的霍尔功能层的示意图；
[0024]图6为有欧姆接触区的霍尔功能层的示意图；
[0025]图7为欧姆接触区的示意图；
[0026]图8为电极示意图；
[0027]基底1、钝化层2、霍尔功能层3、欧姆接触区4、电极5。
具体实施方式
[0028]具体实施方式一：参照图1、2、5、6、7和8具体说明本实施方式，本实施方式所述的霍尔元件，包括基底1、钝化层2和一个八边形的霍尔功能层3，所述八边形相对的两边长度相同且相互平行，霍尔功能层3互不相邻的四条边上分别注入有欧姆接触区4，四个欧姆接触区4上分别连接有一个电极5，电极
5通过欧姆接触区4与霍尔功能层3相连，每个电极5均设有电气连接端，其中两个电极5的电气连接端作为霍尔元件的电压输入端，剩余两个电极5的电气连接端作为霍尔元件的电压输出端。
[0029]霍尔功能层3位于基底1上方，钝化层2覆盖在霍尔功能层3的外表面，钝化层2还填充在霍尔功能层3与基底1之间的缝隙中。
[0030]霍尔功能层3的材料为衬底硅、SOI顶层硅或外延硅薄膜。电极5的电气连接端为金属引线，电极5的材料为金、铬、铂、钛中的一种金属、或多种金属的复合金属或合金。基底1的材料为硅、玻璃、SOI、GaAs、InP或碳化硅。钝化层2的材料为氧化硅、氧化铝、氮化硅或氮氧化硅。
[0031]本实施方式采用了全对称结构的八边形霍尔功能层3，相对的两边镜像对称，能够
保证载流子在外磁场作用下输运轨迹保持一致。同时，非线性晶格缺陷俘获载流子平均效果稳定，从而使得霍尔元件的时漂稳定性更好。进一步的，通过对对称元件进行串联，可以成倍提高分辨率。该结构能够降低由于引出电极不对称性和半导体材料的不均匀性导致的霍尔元件的输出非线性和零点失调，大大降低了芯片级元件的加工要求，提高成品率及工艺纠错能力。
[0032]具体实施方式二：本实施方式是具体实施方式一所述霍尔元件的制备方法，该方法具体为：
[0033]对基底1进行清洗和热氧化，所述基底1为SOI硅片或N型硅片。
[0034]在基底1上采用光刻、刻蚀或离子注入工艺形成八边形的霍尔功能层3。[0035]采用光刻和离子注入工艺在霍尔功能层3互不相邻的四条边上分别实现欧姆接触区4的掺杂。
[0036]采用光刻和刻蚀工艺清除电极连接孔的氧化层。
[0037]采用磁控溅射和/或热蒸发工艺在霍尔功能层3和电极连接孔表面覆盖金属层。[0038]采用光刻、刻蚀和合金工艺将金属层图形化形成引线和电极5。
[0039]采用氧化、LPCVD、PECVD、MOCVD方式中的一种或多种在霍尔功能层3和电极5表面覆盖钝化层2。
[0040]具体实施方式三：参照图3、4、5、6、7和8具体说明本实施方式，本实施方式所述的霍尔元件，包括：两个层结构，
[0041]每个层结构均包括：基底1、钝化层2和一个八边形的霍尔功能层3。
[0042]所述八边形相对的两边长度相同且相互平行，霍尔功能层3互不相邻的四条边上分别注入有欧姆接触区4，电极5通过欧姆接触区4与霍尔功能层3相连。每个电极5均设有电气连接端，其中两个电极5的电气连接端作为霍尔元件的电压输入端，剩余两个电极5的电气连接端作为霍尔元件的电压输出端；霍尔功能层3位于基底1上方，钝化层2覆盖在霍尔功能层3的外表面，钝化层2还填充在霍尔功能层3与基底1
之间的缝隙中。
[0043]两个层结构层叠、且分别位于两个层结构上的两个相邻的电机5之间相互交错。[0044]霍尔功能层3的材料为衬底硅、SOI顶层硅或外延硅薄膜。电极5的电气连接端为金属引线，电极5的材料为金、铬、铂、钛中的一种金属、或多种金属的复合金属或合金。基底1的材料为硅、玻璃、SOI、GaAs、InP或碳化硅。钝化层2的材料为氧化硅、氧化铝、氮化硅或氮氧化硅。
[0045]具体实施方式四：本实施方式是具体实施方式三所述霍尔元件的制备方法，该方法具体为：
[0046]选用SOI硅片，对硅片进行清洗和热氧化；
[0047]采用光刻和刻蚀和离子注入等工艺完成八边形功能区的掺杂；
[0048]采用光刻和刻蚀工艺清除电极连接孔的氧化层；
[0049]采用磁控溅射或热蒸发工艺在功能区及连接孔上覆盖金属层；
[0050]采用光刻和刻蚀和合金工艺将金属层图形化成引线和电极。
[0051]采用沉积或PECVD或MOCVD形成钝化保护层；
[0052]采用外延或PECVD或MOCVD形成硅/GaAs、InP或者碳化硅材料；
[0053]采用光刻和刻蚀和离子注入等工艺完成八边形功能区的掺杂；
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议