FPGA系统中DRAM,SRAM,SDRAM,FLASH区别(转)

FPGA系统中DRAM,SRAM,SDRAM,FLASH区别(转)
⼀般来说这⼏种存储器是⼀个nios系统都具有的,sram的好处是接⼝简单,速度快容易操作,⽤资源也⽐较少;sdram的最⼤好处是容量⼤,当然速度也⽐较快,但是接⼝复杂些,也耗逻辑资源多些;flash是⾮易失性存储器,速度慢。SRAM、SDRAM都⽤于程序⼯作时保存临时数据和程序,因为在系统调电后,保存在其中的数据都会丢失。
FLASH⽤于系统中保存长期的数据,如:配置信息,程序等。
由于SRAM接⼝电路简单,在⼩系统中常⽤,SDRAM的接⼝相对复杂,需要相应的控制器⽀持,但由于容量⼤、价格便宜、访问速度快,所以常⽤在对内存容量和处理速度要求⾼的应⽤场合,在这种场合中,相应的处理器(CPU)都⾃带有SDRAM控制器。
DRAM是动态存储器(Dynamic RAM)的缩写SDRAM是英⽂SynchronousDRAM的缩写,译成中⽂就是同步动态存储器的意思。从技术⾓度上讲,同步动态存储器(SDRAM)是在现有的标准动态存储器中加⼊同步控制逻辑(⼀个状态机),利⽤⼀个单⼀的系统时钟同步所有的地址数据和控制信号。使⽤SDRAM不但能提⾼系统表现,还能简化设计、提供⾼速的数据传输。在功能上,它类似常规的DRAM,且也需时钟进⾏刷新。可以说,SDRAM是⼀种改善了结构的增强型DRAM。⽬前的SDRAM有10ns和8ns
什么是DRAM?
DRAM(Dynamic RAM): 动态随机存储器。
什么是SDRAM?
SDRAM(Synchronous DRAM): 同步动态随机存储器。⽬前的168线64bit带宽内存基本上都采⽤SDRAM芯⽚,⼯作电压3.3V电压,存取速度⾼达7.5ns,⽽EDO内存最快为15ns。并将RAM与CPU以相同时钟频率控制,使RAM与CPU外频同步,取消等待时间。所以其传输速率⽐EDO DRAM更快。
什么是DDR SDRAM?
DDR(Double Data Rate)SDRAM。其核⼼建⽴在SDRAM的基础上,但在速度上有了提⾼。SDRAM仅在时钟信号的上升沿读取数据,⽽DDR在时钟信号的上升沿和下降沿都读取数据,因此,它的速度是标准SDRAM的2倍。
什么是RDRAM?
RDRAM(Rambus DRAM):总线式动态随机存储器,是由RAMBUS公司与INTEL公司合作提出的⼀项专利技术,它的数据传输率最⾼可达800MHZ,⽽它的总线宽度却仅为16bit,远远⼩于现在的SDRAM的64bit。
什么是SPD?
SPD(Serial Presence Detect): SPD是⼀颗8针的EEPROM(Electrically Erasable Programmable ROM 电可擦写可编程只读存储器), 容量为256字节,⾥⾯主要保存了该内存的相关资料,如容量、芯⽚⼚商、内存模组⼚商、⼯作速度等。SPD的内容⼀般由内存模组制造商写⼊。⽀持SPD的主板在启动时⾃动检测SPD中的资料,并以此设定内存的⼯作参数。
什么是SRAM
  SRAM 的英⽂全称是"Static RAM",翻译成中⽂就是"静态随机存储器"。SRAM主要⽤于制造Cache
什么是Cache
  Cache 的英⽂原意是"储藏",它⼀般使⽤SRAM制造,它与CPU之间交换数据的速度⾼于DRAM,所以被称作"⾼速缓冲存储器",简称为"⾼速缓存"。由于CPU的信息处理速度常常超过其它部件的信息传递速度,所以使⽤⼀般的DRAM来作为信息存储器常常使CPU处于等待状态,造成资源的浪费。Cache就是为了解决这个问题⽽诞⽣的。在操作系统启动以后,CPU就把DRAM中经常被调⽤的⼀些系统信息暂时储存在Cache⾥⾯,以后当CPU需要调⽤这些信息时,⾸先到Cache⾥去,如果到了,就直接从Cache⾥读取,这样利⽤Cache的⾼速性能就可以节省很多时间。⼤多数CPU在⾃⾝中
集成了⼀定量的Cache,⼀般被称作"⼀级缓存"或"内置Cache"。这部分存储器与CPU的信息交换速度是最快的,但容量较⼩。⼤多数主板上也集成了Cache,⼀般被称作"⼆级缓存"或"外置Cache",⽐内置Cache容量⼤些,⼀般可达到256K,现在有的主板已经使⽤了512K~2M的⾼速缓存。在最新的Pentium⼆代CPU内部,已经集成了⼀级缓存和⼆级缓存,那时主板上的Cache就只能叫作"三级缓存"了。
SRAM、FLASH和SDRAM的区别:
SRAM
  SRAM是英⽂Static RAM的缩写,它是⼀种具有静⽌存取功能的内存,不需要刷新电路即能保存它内部存储的数据。⽽
DRAM(Dynamic Random Access Memory)每隔⼀段时间,要刷新充电⼀次,否则内部的数据即会消失,因此SRAM具有较⾼的性能,但是SRAM也有它的缺点,即它的集成度较低,相同容量的DRAM内存可以设计为较⼩的体积,但是SRAM却需要很⼤的体积,所以在主板上SRAM存储器要占⽤⼀部分⾯积,在主板上哪些是SRAM呢?
  ⼀种是置于CPU与主存间的⾼速缓存,它有两种规格:⼀种是固定在主板上的⾼速缓存(Cache Me
mory );另⼀种是插在卡槽上的COAST(Cache On A Stick)扩充⽤的⾼速缓存,另外在CMOS芯⽚1468l8的电路⾥,它的内部也有较⼩容量的128字节SRAM,存储我们所设置的配置数据。还有为了加速CPU内部数据的传送,⾃80486CPU起,在CPU的内部也设计有⾼速缓存,故在Pentium CPU就有所谓的L1 Cache(⼀级⾼速缓存)和L2Cache(⼆级⾼速缓存)的名词,⼀般L1 Cache是内建在CPU的内部,L2 Cache是设计在CPU的外部,但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部,故Pentium Pro的体积较⼤。最新的Pentium II⼜把L2 Cache移⾄CPU内核之外的⿊盒⼦⾥。SRAM显然速度快,不需要刷新的操作,但是也有另外的缺点,就是价格⾼,体积⼤,所以在主板上还不能作为⽤量较⼤的主存。现将它的特点归纳如下:
  ◎优点,速度快,不必配合内存刷新电路,可提⾼整体的⼯作效率。
  ◎缺点,集成度低,功耗较⼤,相同的容量体积较⼤,⽽且价格较⾼,少量⽤于关键性系统以提⾼效率。
  ◎SRAM使⽤的系统:
  ○CPU与主存之间的⾼速缓存。
  ○CPU内部的L1/L2或外部的L2⾼速缓存。
  ○CPU外部扩充⽤的COAST⾼速缓存。
  ○CMOS 146818芯⽚(RT&CMOS SRAM)。
SDRAM
SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存取存储器,同步是指Memory⼯作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,⽽是⾃由指定地址进⾏数据读写。
  SDRAM从发展到现在已经经历了四代,分别是:第⼀代SDR SDRAM,第⼆代DDR SDRAM,第三代DDR2 SDRAM,第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5)
  第⼀代与第⼆代SDRAM均采⽤单端(Single-Ended)时钟信号,第三代与第四代由于⼯作频率⽐较快,所以采⽤可降低⼲扰的差分时钟信号作为同步时钟。
  SDR SDRAM的时钟频率就是数据存储的频率,第⼀代内存⽤时钟频率命名,如pc100,pc133则表明时钟信号为100或133MHz,数据读写速率也为100或133MHz。
  之后的第⼆,三,四代DDR(Double Data Rate)内存则采⽤数据读写速率作为命名标准,并且在前⾯加上表⽰其DDR代数的符
号,PC-即DDR,PC2=DDR2,PC3=DDR3。如PC2700是DDR333,其⼯作频率是333/2=166MHz,2700表⽰带宽为2.7G。
  DDR的读写频率从DDR200到DDR400,DDR2从DDR2-400到DDR2-800,DDR3从DDR3-800到DDR3-1600。
  很多⼈将SDRAM错误的理解为第⼀代也就是 SDR SDRAM,并且作为名词解释,皆属误导。
  SDR不等于SDRAM。
  Pin:模组或芯⽚与外部电路电路连接⽤的⾦属引脚,⽽模组的pin就是常说的“⾦⼿指”。
  SIMM:Single In-line Memory Module,单列内存模组。内存模组就是我们常说的内存条,所谓单列是指模组电路板与主板插槽的接⼝只有⼀列引脚(虽然两侧都有⾦⼿指)。
  DIMM:Double In-line Memory Module,双列内存模组。是我们常见的模组类型,所谓双列是指模组电路板与主板插槽的接⼝有两列引脚,模组电路板两侧的⾦⼿指对应⼀列引脚。
  RIMM:registered DIMM,带寄存器的双线内存模块,这种内存槽只能插DDR或Rambus内存。
  SO-DIMM:笔记本常⽤的内存模组。
  ⼯作电压:
  SDR:3.3V
  DDR:2.5V
  DDR2:1.8V
  DDR3:1.5V
  SDRAM内存条的⾦⼿指通常是168线,⽽DDR SDRAM内存条的⾦⼿指通常是184线的。
  ⼏代产品⾦⼿指的缺⼝数及缺⼝位置也不同有效防⽌反插与错插,SDRAM有两个缺⼝,DDR只有⼀个缺⼝。
  SDRAM的结构、时序与性能的关系
  ⼀、影响性能的主要时序参数
  所谓的影响性能是并不是指SDRAM的带宽,频率与位宽固定后,带宽也就不可更改了。但这是理想的情况,在内存的⼯作周期内,不可能总处于数据传输的状态,因为要有命令、寻址等必要的过程。
但这些操作占⽤的时间越短,内存⼯作的效率越⾼,性能也就越好。
  ⾮数据传输时间的主要组成部分就是各种延迟与潜伏期。通过上⽂的讲述,⼤家应该很明显看出有三个参数对内存的性能影响⾄关重要,它们是tRCD、CL和tRP。每条正规的内存模组都会在标识上注明这三个参数值,可见它们对性能的敏感性。
  以内存最主要的操作——读取为例。tRCD决定了⾏寻址(有效)⾄列寻址(读/写命令)之间的间隔,CL决定了列寻址到数据进⾏真正被读取所花费的时间,tRP则决定了相同L-Bank中不同⼯作⾏转换的速度。现在可以想象⼀下读取时可能遇到的⼏种情况(分析写⼊操作时不⽤考虑CL即可):
  1、要寻址的⾏与L-Bank是空闲的。也就是说该L-Bank的所有⾏是关闭的,此时可直接发送⾏有效命令,数据读取前的总耗时为tRCD+CL,这种情况我们称之为页命中(PH,Page Hit)。
  2、要寻址的⾏正好是前⼀个操作的⼯作⾏,也就是说要寻址的⾏已经处于选通有效状态,此时可直接发送列寻址命令,数据读取前的总耗时仅为CL,这就是所谓的背靠背(Back to Back)寻址,我们称之为页快速命中(PFH,Page Fast Hit)或页直接命中(PDH,Page Direct Hit)。
  3、要寻址的⾏所在的L-Bank中已经有⼀个⾏处于活动状态(未关闭),这种现象就被称作寻址冲突,此时就必须要进⾏预充电来关闭⼯作⾏,再对新⾏发送⾏有效命令。结果,总耗时就是tRP+tRCD+CL,这种情况我们称之为页错失(PM,Page Miss)。
  显然,PFH是最理想的寻址情况,PM则是最糟糕的寻址情况。上述三种情况发⽣的机率各⾃简称为PHR——PH Rate、PFDR——PFH Rate、PMR——PM Rate。因此,系统设计⼈员(包括内存与北桥芯⽚)都尽量想提⾼PHR与PFHR,同时减少PMR,以达到提⾼内存⼯作效率的⽬的。
  ⼆、增加PHR的⽅法
  显然,这与预充电管理策略有着直接的关系,⽬前有两种⽅法来尽量提⾼PHR。⾃动预充电技术就是其中之⼀,它⾃动的在每次⾏操作之后进⾏预充电,从⽽减少了⽇后对同⼀L-Bank不同⾏寻址时发⽣冲突的可能性。但是,如果要在当前⾏⼯作完成后马上打开同⼀L-Bank 的另⼀⾏⼯作时,仍然存在tRP的延迟。怎么办?此时就需要L-Bank交错预充电了。
  VIA的4路交错式内存控制就是在⼀个L-Bank⼯作时,对下⼀个要⼯作的L-Bank进⾏预充电。这样,预充电与数据的传输交错执⾏,当访问下⼀个L-Bank时,tRP已过,就可以直接进⼊⾏有效状态了。⽬前VIA声称可以跨P-Bank进⾏16路内存交错,并以LRU算法进⾏预充电管理。
  有关L-Bank交错预充电(存取)的具体执⾏在本刊2001年第2期已有详细介绍,这⾥就不再重复了。
  L-Bank交错⾃动预充电/读取时序图(可点击放⼤):L-Bank 0与L-Bank 3实现了⽆间隔交错读取,避免了tRP对性能的影响三、增加PFHR的⽅法
  ⽆论是⾃动预充电还是交错⼯作的⽅法都⽆法消除tRCD所带来的延迟。要解决这个问题,就要尽量让⼀个⼯作⾏在进⾏预充电前尽可能多的接收多个⼯作命令,以达到背靠背的效果,此时就只剩下CL所造成的读取延迟了(写⼊时没有延迟)。
  如何做到这⼀点呢?这就是北桥芯⽚的责任了。在上⽂的时序图中有⼀个参数tRAS(Active to Precharge Command,⾏有效⾄预充电命令间隔周期)。它有⼀个范围,对于PC133标准,⼀般是预充电命令⾄少要在⾏有效命令5个时钟周期之后发出,最长间隔视芯⽚⽽异(基本在120000ns左右),否则⼯作⾏的数据将有丢失的危险。那么这也就意味着⼀个⼯作⾏从有效(选通)开始,可以有120000ns的持续⼯作时间⽽不⽤进⾏预充电。显然,只要北桥芯⽚不发出预充电(包括允许⾃动预充电)的命令,⾏打开的状态就会⼀直保持。在此期间的对该⾏的任何读写操作也就不会有tRCD的延迟。可见,如果北桥芯⽚在能同时打开的⾏(页)越多,那么PFHR也就越⼤。需要强调的是,这⾥的同时打开不是指对多⾏同时寻址(那是不可能的),⽽是指多⾏同时处于选通状态。我们可以看到⼀些SDRAM芯⽚组的资料中会指出可以同时打开多少个页的指标,这可以说是决定其内存性能的⼀个重要因素。
  Intel 845芯⽚组MCH的资料:其中表明它可以⽀持24个页⾯同时处于打开状态
  但是,可同时打开的页数也是有限制的。从SDRAM的寻址原理讲,同⼀L-Bank中不可能有两个打开
的⾏(S-AMP只能为⼀⾏服务),这就限制了可同时打开的页⾯总数。以SDRAM有4个L-Bank,北桥最多⽀持8个P-Bank为例,理论上最多只能有32个页⾯能同时处于打开的状态。⽽如果只有⼀个P-Bank,那么就只剩下4个页⾯,因为有⼏个L-Bank才能有同时打开⼏个⾏⽽互不⼲扰。Intel 845的MHC虽然可以⽀持24个打开的页⾯,那也是指6个P-Bank的情况下(845MCH只⽀持6个P-Bank)。可见845已经将同时打开页数发挥到了极致。
  不过,同时打开页数多了,也对存取策略提出了⼀定的要求。理论上,要尽量多地使⽤已打开的页来保证最短的延迟周期,只有在数据不存在(读取时)或页存满了(写⼊时)再考虑打开新的指定页,这也就是变向的连续读/写。⽽打开新页时就必须要关闭⼀个打开的页,如果此时打开的页⾯已是北桥所⽀持的最⼤值但还不到理论极限的话,就需要⼀个替换策略,⼀般都是⽤LRU算法来进⾏,这与VIA的交错控制⼤同⼩异。
 flash是存储芯⽚的⼀种,通过特定的程序可以修改⾥⾯的数据。
  Flash存储器⼜称闪存,它结合了ROM和RAM的长处,不仅具备电⼦可擦除可编程(EEPROM)的性能,还不会断电丢失数据同时可以快速读取数据(NVRAM的优势),U盘和MP3⾥⽤的就是这种存储器。在过去的20年⾥,嵌⼊式系统⼀直使⽤ROM(EPROM)作为它们的存储设备,然⽽近年来Flash全⾯代替了ROM(EPROM)在嵌⼊式系统中的地位,⽤作存储Bootloader以及操作系统或者程序代码或者直接当硬盘使⽤(U盘)。
  ⽬前Flash主要有两种NOR Flash和NADN Flash。NOR Flash的读取和我们常见的SDRAM的读取是⼀样,⽤户可以直接运⾏装载在NOR FLASH⾥⾯的代码,这样可以减少SRAM的容量从⽽节约了成本。NAND Flash没有采取内存的随机读取技术,它的读取是以⼀次读取⼀块的形式来进⾏的,通常是⼀次读取512个字节,采⽤这种技术的Flash⽐较廉价。⽤户不能直接运⾏NAND Flash上的代码,因此好多使⽤NAND Flash的开发板除了使⽤NAND Flah以外,还作上了⼀块⼩的NOR Flash来运⾏启动代码。
  ⼀般⼩容量的⽤NOR Flash,因为其读取速度快,多⽤来存储操作系统等重要信息,⽽⼤容量的⽤NAND FLASH,最常见的NAND FLASH应⽤是嵌⼊式系统采⽤的DOC(Disk On Chip)和我们通常⽤的"闪盘",可以在线擦除。⽬前市⾯上的FLASH 主要来⾃
Intel,AMD,Fujitsu和Mxic,⽽⽣产NAND Flash的主要⼚家有Samsung和Toshiba及Hynix。
ROM和RAM指的都是半导体存储器,ROM是Read Only Memory的缩写,RAM是Random Access Memory的缩写。ROM在系统停⽌供电的时候仍然可以保持数据,⽽RAM通常都是在掉电之后就丢失数据,典型的RAM就是计算机的内存。
---------------------------------------------------------------------------------------------
ROM
ROM指的是“只读存储器”,即Read-Only Memory。这是⼀种线路最简单半导体电路,通过掩模⼯艺,⼀次性制造,其中的代码与数据将永久保存,不能进⾏修改。在微机的发展初期,BIOS都存放在ROM(Read Only Memory,只读存储器)中。如果发现内部数据有错,则只有舍弃不⽤,重新订做⼀份。
PROM
PROM指的是“可编程只读存储器”既Programmable Red-Only Memory。这样的产品只允许写⼊⼀次,所以也被称为“⼀次可编程只读存储器”(One Time Progarmming ROM,OTP-ROM)。PROM在出⼚时,存储的内容全为1,⽤户可以根据需要将其中的某些单元写⼊数据0(部分的PROM在出⼚时数据全为0,则⽤户可以将其中的部分单元写⼊1),以实现对其“编程”的⽬的。PROM的典型产品是“双极性熔丝结构”,如果我们想改写某些单元,则可以给这些单元通以⾜够⼤的电流,并维持⼀定的时间,原先的熔丝即可熔断,这样就达到了改写某些位的效果。另外⼀类经典的PROM为使⽤“肖特基⼆极管”的PROM,出⼚时,其中的⼆极管处于反向截⽌状态,还是⽤⼤电流的⽅法将反相电压加在“肖特基⼆极管”,造成其永久性击穿即可。PROM⼀旦写⼊后⽆法修改,若是出了错误,已写⼊的芯⽚只能报废。
EPROM
EPROM指的是“可擦写可编程只读存储器”,即Erasable Programmable Read-Only Memory。它的特
点是具有可擦除功能,擦除后即可进⾏再编程,但是缺点是擦除需要使⽤紫外线照射⼀定的时间。这⼀类芯⽚特别容易识别,其封装中包含有“⽯英玻璃窗”,⼀个编程后的EPROM芯⽚的“⽯英玻璃窗”⼀般使⽤⿊⾊不⼲胶纸盖住,以防⽌遭到阳光直射。
EEPROM
EEPROM指的是“电可擦除可编程只读存储器”,即Electrically Erasable Programmable Read-Only Memory。它的最⼤优点是可直接⽤电信号擦除,也可⽤电信号写⼊。鉴于EPROM操作的不便,后来出的主板上的BIOS ROM芯⽚⼤部分都采⽤EEPROM。EEPROM的擦除不需要借助于其它设备,它是以电⼦信号来修改其内容的,⽽且是以Byte为最⼩修改单位,不必将资料全部洗掉才能写⼊,彻底摆脱了EPROM Eraser和编程器的束缚。EEPROM在写⼊数据时,仍要利⽤⼀定的编程电压,此时,只需⽤⼚商提供的专⽤刷新程序就可以轻⽽易举地改写内容,所以,它属于双电压芯⽚。借助于EEPROM芯⽚的双电压特性,可以使BIOS具有良好的防毒功能,在升级时,把跳线开关打
⾄“ON”的位置,即给芯⽚加上相应的编程电压,就可以⽅便地升级;平时使⽤时,则把跳线开关打⾄“OFF”的位置,防⽌病毒对BIOS芯⽚的⾮法修改。
Flash ROM
Flash ROM指的是“闪存”,所谓“闪存”,它也是⼀种⾮易失性的内存,属于EEPROM的改进产品,Flash属于真正的单电压芯⽚,它的读和写操作都是在单电压下进⾏。它的最⼤特点是必须按块(Block或Sector)擦除(每个区块的⼤⼩不定,不同⼚家的产品有不同的规格),⽽EEPROM则可以⼀次只擦除⼀个字节(Byte)。Flash ROM 是利⽤浮置栅上的电容存储电荷来保存信息,因为浮置栅不会漏电,所以断电后信息仍然可以保存。Flash ROM的存储容量普遍⼤于EEPROM,约为512K到⾄8M KBit,由于⼤批量⽣产,价格也⽐较合适,很适合⽤来存放程序码,近年来已逐渐取代了EEPROM,⼴泛⽤于主板的BIOS ROM。另外,它还主要⽤于U盘,Mp3等需要⼤容量且断电不丢数据的设备。
---------------------------------------------------------------------------------------------
RAM 有两⼤类
1) 静态RAM(Static RAM / SRAM),SRAM速度⾮常快,是⽬前读写最快的存储设备了,但是它也⾮常昂贵,所以只在要求很苛刻的地⽅使⽤,譬如CPU的⼀级缓冲,⼆级缓冲。
2) 动态RAM(Dynamic RAM / DRAM),DRAM保留数据的时间很短,速度也⽐SRAM慢,不过它还是⽐任何的ROM都要快,但从价格上来说DRAM相⽐SRAM要便宜很多,计算机内存就是DRAM的。
DRAM分为很多种,常见的主要有FPRAM / FastPage、EDORAM、SDRAM、DDR RAM、RDRAM
、SGRAM以及WRAM等。其中DDR RAM(Double-Date-Rate RAM)也称作DDR SDRAM,这种改进型的RAM和SDRAM是基本⼀样的,不同之处在于它可以在⼀个时钟读写两次数据,这样就使得数据传输速度加倍了。这是⽬前电脑中⽤得最多的内存,在很多⾼端的显卡上,也配备了⾼速DDR RAM来提⾼带宽,这可以⼤幅度提⾼3D加速卡的像素渲染能⼒。
RAM⼯作原理
SRAM利⽤寄存器来存储信息,所以⼀旦掉电,资料就会全部丢失,只要供电,它的资料就会⼀直存在,不需要动态刷新,所以叫静态随机存储器。
DRAM 利⽤MOS管的栅电容上的电荷来存储信息,⼀个DRAM的存储单元存储的是0还是1取决于电容是否有电荷,有电荷代表1,⽆电荷代表0。但时间⼀长,由于栅极漏电,代表1的电容会放电,代表0的电容会吸收电荷,这样会造成数据丢失,因此需要⼀个额外设电路进⾏内存刷新操作。刷新操作定期对电容进⾏检查,若电量⼤于满电量的1/2,则认为其代表1,并把电容充满电;若电量⼩于 1/2,则认为其代表0,并把电容放电,藉此来保持数据的连续性。这也是DRAM中的D(Dynamic动态)的意思。由于DRAM只使⽤⼀个MOS管来存信息,所以集成度可以很⾼,容量能够做的很⼤。SDRAM⽐它多了⼀个与CPU时钟同步。
掩膜式ROM
芯⽚⽣产⼚家在制造芯⽚过程中把程序⼀并做在芯⽚内部,这就是⼆次光刻版图形(掩膜)。
存储阵列中的基本存储单元仅由⼀只MOS管构成,或缺省,凡有MOS管处表⽰存储0,反之为1. ⼯⼚在⽣产时,根据客户提供的内容,决定
是否布下只MOS管. ⽤户在⽣产好后,是不能改写的( 难道撬开芯⽚,加个 MOS管上去?)
由于集成电路⽣产的特点,要求⼀个批次的掩膜ROM必须达到⼀定的数量(若⼗个晶圆)才能⽣产,否则将极不经济。掩膜ROM既可⽤双极性⼯艺实现,也可以⽤CMOS⼯艺实现。掩膜ROM的电路简单,集成度⾼,⼤批量⽣产时价格便宜。
⼀次性可编程ROM(PROM=Programmable ROM)
允许⼀次编程
存储阵列除了三极管之外,还有熔点较低的连线(熔断丝)串接在每只存储三极管的某⼀电极上,例如发射极. 编程之前,存储信息全为0,或全为1,编程写⼊时,外加⽐⼯作电压⾼的编程电压,根据需要使某些存储三极管通电,由于此时电流⽐正常⼯作电流⼤,于是熔断丝熔断开路,⼀旦开路之后就⽆法恢复连通状态,所以只能编程⼀次。如果把开路的三极管存储的信息当作0,反之,存储的信息就为1
紫外线擦除可编程ROM(EPROM=Erasable PROM)
⽤紫外线擦除后编程,并可多次擦除多次编程
FAMOS管与MOS管结构相似,它是在N型半导体基⽚上⽣长出两个⾼浓度的P型区,通过欧姆接触分别引出漏极D和源极S,在漏源之间的SiO2绝缘层中,包围了⼀多晶硅材料,与四周⽆直接电⽓连接,称之为浮置栅极,在对其编程时,在漏源之间加上编程电压(⾼于⼯作电压)时,会产⽣雪崩击穿现象,获得能量的电⼦会穿过SiO2注⼊到多晶硅中,编程结束后,在漏源之间相对感应出的正电荷导电沟道将会保持下来,如果将漏源之间感应出正电荷导电沟道的MOS管表⽰存⼊0,反之,浮置栅不带负电,即漏源之间⽆正电荷导电沟道的MOS管表⽰存⼊1状态
在EPROM芯⽚的上⽅,有⼀圆形⽯英窗,从⽽允许紫外线穿过透明的圆形⽯英窗⽽照射到半导体芯⽚上,将它放在紫外线光源下⼀般照射10分钟左右,EPROM中的内容就被抹掉,即所有浮置栅MOS管的漏源处于断开状态,然后,才能对它进⾏编程输⼊
出⼚未编程前,每个基本存储单元都是信息1, 编程就是将某些单元写⼊信息0
EPROM是采⽤浮栅技术⽣产的可编程存储器,它的存储单元多采⽤N沟道叠栅MOS管(SIMOS),其结构及符号如图12.2.1(a)所⽰。除控制栅外,还有⼀个⽆外引线的栅极,称为浮栅。当浮栅上⽆电
荷时,给控制栅(接在⾏选择线上)加上控制电压,MOS管导通;⽽当浮栅上带有负电荷时,则衬底表⾯感应的是正电荷,使得MOS管的开启电压变⾼,如图12.1.3(b)所⽰,如果给控制栅加上同样的控制电压,MOS 管仍处于截⽌状态。由此可见,SIMOS管可以利⽤浮栅是否积累有负电荷来存储⼆值数据。
您所在的⽤户组⽆法下载或查看附件
(a)叠栅MOS管的结构及符号图
您所在的⽤户组⽆法下载或查看附件
(b)叠栅MOS管浮栅上积累电⼦与开启电压的关系
图12.2.1 叠栅MOS管
在写⼊数据前,浮栅是不带电的,要使浮栅带负电荷,必须在SIMOS管的漏、栅极加上⾜够⾼的电压(如25V),使漏极及衬底之间的PN 结反向击穿,产⽣⼤量的⾼能电⼦。这些电⼦穿过很薄的氧化绝缘层堆积在浮栅上,从⽽使浮栅带有负电荷。当移去外加电压后,浮栅上的电⼦没有放电回路,能够长期保存。当⽤紫外线或X射线照射时,浮栅上的电⼦形成光电流⽽泄放,从⽽恢复写⼊前的状态。照射⼀般需要15⾄20分钟。为了便于照射擦除,芯⽚的封装外壳装有透明的⽯英盖板。EPROM的擦除
为⼀次全部擦除,数据写⼊需要通⽤或专⽤的编程器。
电擦除可编程ROM(EEPROM = Electrically EPROM)
加电擦除,也可以多次擦除, 可以按字节编程
在EPROM基本存储单元电路的浮置栅MOS管T1上⾯再⽣成⼀个浮置栅MOS管T2,将T2浮置栅引出⼀个电极,使该电极接某⼀电压VG2,若VG2为正电压,T1浮置栅极与漏极之间产⽣⼀个隧道效应,使电⼦注⼊T1浮置栅极,于是T1的漏源接通,便实现了对该位的写⼊编程
⽤加电⽅法,进⾏在线(⽆需拔下,直接在电路中)擦写(擦除和编程⼀次完成)
有字节擦写、块擦写和整⽚擦写⽅法
按字节为单位进⾏擦除和写⼊,擦除和写⼊是同⼀种操作,即都是写⼊,只不过擦除是固定写“1”⽽已,在擦除时,输⼊的数据是TTL⾼电平EEPROM在进⾏字节改写之前⾃动对所要写⼊的字节单元进⾏擦除,CPU只需要像写普通RAM⼀样写其中某⼀字节,但⼀定要等到5ms之后,CPU才能接着对EEPROM进⾏下⼀次写⼊操作,因⽽,以字节为单元写⼊是常⽤的⼀种简便⽅式
写⼊操作时,⾸先把待写⼊数据写⼊到页缓冲器中,然后,在内部定时电路的控制下把页缓冲器中的
所有数据写⼊到EEPROM中所指定的存储单元,显然,相对字节写⼊⽅式,第⼆种⽅式的效率⾼,写⼊速度快。
E2PROM也是采⽤浮栅技术⽣产的可编程存储器,构成存储单元的MOS管的结构如图12.2.2所⽰。它与叠栅MOS管的不同之处在于浮栅延长区与漏区之间的交叠处有⼀个厚度约为80埃的薄绝缘层,当漏极接地,控制栅加上⾜够⾼的电压时,交叠区将产⽣⼀个很强的电场,在强电场的作⽤下,电⼦通过绝缘层到达浮栅,使浮栅带负电荷。这⼀现象称为“隧道效应”,因此,该MOS管也称为隧道MOS管。相反,当控制栅接地漏极加⼀正电压,则产⽣与上述相反的过程,即浮栅放电。与SIMOS管相⽐,隧道 MOS管也是利⽤浮栅是否积累有负电荷来存储⼆值数据的,不同的是隧道MOS管是利⽤电擦除的,并且擦除的速度要快得多。
E2PROM电擦除的过程就是改写过程,它是以字为单位进⾏的。E2PROM具有ROM的⾮易失性,⼜具备类似RAM的功能,可以随时改写(可重复擦写1万次以上)。⽬前,⼤多数E2PROM芯⽚内部都备有升压电路。因此,只需提供单电源供电,便可进⾏读、擦除/写操作,为数字系统的设计和在线调试提供了极⼤的⽅便。
您所在的⽤户组⽆法下载或查看附件
图12.2.2 隧道MOS管剖⾯结构⽰意图

本文发布于:2024-09-23 10:22:41,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/2/409068.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:数据   内存   擦除   需要   电压   浮栅   编程   存储器
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议