一种用于晶圆划片的芯片保护电路及其制作方法、晶圆与流程

1.本技术涉及晶圆划片领域，特别是涉及一种用于晶圆划片的芯片保护电路及其制作方法、晶圆。

背景技术：

2.晶圆级封装(wafer level packaging，wlp)是目前非制冷红外探测器领域中应用广泛的先进封装形式之一。不同于传统金属陶瓷封装，将晶圆分割成单chip(芯片)后进行封装，晶圆级封装的加工对象是完整的晶圆。通过将窗口晶圆与mems(micro-electro-mechanical system，微机电系统)晶圆键合的方式获得一张探测器晶圆，然后通过划片分割成单颗探测器。划片工艺分为两个过程，首先是窗口晶圆的划开，这一步完成后，mems晶圆的测试结构会暴露出来，以完成探测器的测试分级；第二步将mems晶圆划开，此时晶圆被分割成单颗探测器并依据测试结果分选入库。
3.由于测试用pad(电极)设置在窗口晶圆的划片街区下方，导致在窗口晶圆划片过程中，测试的电路结构直接暴露在划片刀下。刀片磨削晶圆过程中产生的碎屑(硅渣)会随着冷却水的冲刷冲击电路结构，同时划片刀与晶圆磨削时产生的静电荷若不及时释放，还会导致静电损伤，最终导致芯片的电学性能失效。静电、碎屑的产生是划片工艺无法避免的，因此只能通过增加保护措施来减少损害。目前通常是在在冷却水中添加co2以增加电导率，从而减少静电荷在晶圆上的累积。但在实际工艺过程中，依然有如下缺点：第一，较难实现对冷却水中co2含量的准确控制；第二，静电消除能力有限，无法完全避免静电损伤；第三，冷却水中添加co2只对静电损伤有一定的缓解作用，碎屑冲击产生的损伤仍不能避免。
4.因此，如何解决上述技术问题应是本领域技术人员重点关注的。

技术实现要素：

5.本技术的目的是提供一种用于晶圆划片的芯片保护电路及其制作方法、晶圆，以有效减少划片过程中产生的碎屑对芯片电路结构的损伤，以及有效消除芯片产生的静电荷。
6.为解决上述技术问题，本技术提供一种用于晶圆划片的芯片保护电路，包括：
7.导电保护层、第一导电连接体和静电释放体；
8.所述导电保护层和所述第一导电连接体用于设于晶圆上芯片的电路结构的表面，所述静电释放体与所述电路结构处于同一水平位置；所述第一导电连接体用于电连接所述导电保护层和所述静电释放体，所述静电释放体接地。
9.可选的，当芯片为晶圆级封装时，还包括：
10.用于电连接所述导电保护层与所述芯片上的键合环、设于所述芯片的电路结构的表面的第二导电连接体。
11.可选的，所述第一导电连接体和所述第二导电连接体为金属连接体。
12.可选的，所述导电保护层为金属保护层。
13.可选的，所述导电保护层的材料为下述任一种或者任意组合：
14.钛、金、银、铜。
15.本技术还提供一种用于晶圆划片的芯片保护电路的制作方法，包括：
16.当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地；
17.在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶；
18.在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体，并去除光刻胶，形成芯片保护电路。
19.可选的，当芯片为晶圆级封装时，在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶时，还包括：
20.去除所述芯片上的键合环与所述电路结构之间区域对应的光刻胶；
21.在所述电路结构的表面形成导电保护层、所述接口与所述导电保护层之间形成第一导电连接体时，还包括：
22.在键合环与所述导电保护层之间形成第二导电连接体。
23.可选的，在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体、键合环与所述导电保护层之间形成第二导电连接体，并去除光刻胶包括：
24.采用物理气相沉积技术，在晶圆的表面生长一层金属层；
25.采用lift-off工艺剥离光刻胶以及位于光刻胶上的所述金属层，在所述电路结构的表面形成金属保护层、所述接口与所述金属保护层之间形成第一金属连接体、键合环与所述金属保护层之间形成第二金属连接体。
26.可选的，采用物理气相沉积技术，在晶圆的表面生长一层金属层包括：
27.采用蒸发镀膜法，在晶圆的表面生长一层金属层。
28.本技术还提供一种晶圆，所述晶圆的芯片上设有上述任一种所述的用于晶圆划片的芯片保护电路。
29.本技术所提供的一种用于晶圆划片的芯片保护电路，包括：导电保护层、第一导电连接体和静电释放体；所述导电保护层和所述第一导电连接体用于设于晶圆上芯片的电路结构的表面，所述静电释放体与所述电路结构处于同一水平位置；所述第一导电连接体用于电连接所述导电保护层和所述静电释放体，所述静电释放体接地。
30.可见，本技术芯片保护电路中导电保护层设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层上，不会对电路结构直接产生冲击，有效减少碎屑对芯片电路结构的损伤。同时，本技术还设有静电释放体以及第一导电连接体，晶圆划片时芯片产生的静电荷通过导电保护层、第一导电连接体转移至静电释放体，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。
31.此外，本技术还提供一种具有上述优点的制作方法、晶圆。
附图说明
32.为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1为本技术实施例所提供的一种用于晶圆划片的芯片保护电路在芯片上的示意图；
34.图2为现有技术中mems晶圆上芯片的俯视图；
35.图3为本技术实施例所提供的另一种用于晶圆划片的芯片保护电路在芯片上的示意图；
36.图4为本技术实施例所提供的芯片保护电路在相邻芯片上的示意图；
37.图5为本技术实施例所提供的一种用于晶圆划片的芯片保护电路的制作方法流程图；
38.图6为本技术实施例所提供的另一种用于晶圆划片的芯片保护电路的制作方法流程图；
39.图中，1.导电保护层，2.第一导电连接体，3.静电释放体，4.第二导电连接体，5.键合环。
具体实施方式
40.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
41.在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
42.正如背景技术部分所述，对晶圆进行划片时，划片刀与晶圆磨削产生的碎屑会随着冷却水的冲刷冲击芯片上的电路结构，进而对电路结构产生一定的损伤，同时芯片还会产生静电荷，静电荷若不及时释放，还会导致静电隐患，最终导致芯片的电路失效。目前可以通过在冷却水中添加co2以增加电导率，以释放静电荷，但是由于co2含量难以准确控制，导致静电荷释放不彻底，并且，碎屑对电路结构的损伤仍无法解决。
43.有鉴于此，本技术提供了一种用于晶圆划片的芯片保护电路，请参考图1，包括：
44.导电保护层1、第一导电连接体2和静电释放体3；
45.所述导电保护层1和所述第一导电连接体2用于设于晶圆上芯片的电路结构的表面，所述静电释放体3与所述电路结构处于同一水平位置；所述第一导电连接体2用于电连接所述导电保护层1和所述静电释放体3，所述静电释放体3接地。
46.第一导电连接体2可以呈线状，与晶圆上的划片道平行，且位于划片道的一侧。晶圆上的芯片由若干条划片道分割成独立的芯片，芯片呈阵列分布在划片之前，相邻芯片上的芯片保护电路的第一导电连接体2是连通的，如图4所示。
47.在划片时，在平行于每一行芯片的第一方向划开后，同一行芯片上的芯片保护电路的第一导电连接体2依然连接，在与第一方向垂直的第二方向划开后，第一导电连接体2断开，相邻芯片上的芯片保护电路的第一导电连接体2断开。
48.划片后，静电释放体3独立存在于单个的芯片中，互不连通。
49.导电保护层1一方面可以阻挡划片时碎屑对芯片电路结构的机械冲击，另一方面还可以传导芯片产生的静电荷至第一导电连接体2。为了增强对芯片电路结构的保护作用以及对静电荷的传导，优选地，所述导电保护层1为金属保护层。并且，当导电保护层1为金属保护层时，在制作时无需额外引进制作设备，可以与现有的工艺设备进行良好适配。
50.需要说明的是，本技术中对金属保护层的材料不做限定，可自行设置。例如，所述导电保护层1的材料包括但不限于下述任一种或者任意组合：
51.钛、金、银、铜。
52.第一导电连接体2的作用是实现导电保护层1与静电释放体3之间的导通，本技术中对第一导电连接体2不做具体限定，只要能实现电连接的作用即可。
53.为了增强第一导电连接体2对静电荷的传导以及与现有的工艺设备进行良好适配，第一导电连接体2优选为金属连接体。金属连接体的材料包括但不限于钛、金、银、铜中的任一种或者任意组合。
54.本技术的芯片保护电路可以适用于任何封装类型的晶圆，例如wlp封装晶圆、金属封装晶圆、陶瓷封装晶圆。金属封装晶圆和陶瓷封装晶圆为单片的晶圆，wlp封装晶圆包括两片晶圆，当在上述三种晶圆的芯片上设置芯片保护电路时，芯片保护电路均只设置在一片晶圆上，对于wlp封装的晶圆，芯片保护电路设置在mems晶圆上。对于wlp封装晶圆，由于mems晶圆需要与窗口晶圆进行键合，mems晶圆上还设有键合环，键合环也需要与芯片保护电路实现电连接，此时，芯片保护电路的结构具体下文阐述。本技术芯片保护电路中导电保护层1设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层1上，不会对电路结构直接产生冲击，有效减少碎屑对芯片电路结构的损伤。同时，本技术还设有静电释放体3以及第一导电连接体2，晶圆划片时芯片产生的静电荷通过导电保护层1、第一导电连接体2转移至静电释放体3，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。
55.当芯片为晶圆级封装时，包括两片晶圆，一片为窗口晶圆，一片为mems晶圆，现有技术中mems晶圆上芯片的俯视图如图2所示，mems晶圆上设有用于与窗口晶圆进行键合的键合环5，键合环5以外的区域为绝缘区域。
56.请参考图3，在上述实施例的基础上，在本技术的一个实施例中，当芯片为晶圆级封装时，芯片保护电路还包括：
57.用于电连接所述导电保护层1与所述芯片上的键合环5、、设于所述芯片的电路结构的表面的第二导电连接体4。
58.本实施例中的芯片保护电路设置在mems晶圆上。在图3中，键合环5、第二导电连接体4、导电保护层1、第一导电连接体2和静电释放体3为相互连通的导电区域，其余区域为绝缘区域。
59.第二导电连接体4的作用是实现导电保护层1与键合环5的电连接，将芯片在划片时产生的静电荷通过第二导电连接体4、导电保护层1、第一导电连接体2传导至静电释放体
3，实现静电荷的释放。
60.相邻芯片上的芯片保护电路的示意图如图4所示。
61.为了增强对静电荷的传导以及与现有的工艺设备进行良好适配，所述第一导电连接体2和所述第二导电连接体4为金属连接体。其中，金属连接体的材料包括但不限于钛、金、银、铜中的任一种或者任意组合。
62.本技术中的芯片保护电路具有下述优点：
63.第一，芯片保护电路可以直接设置在晶圆上，无需更换现有划片工艺；
64.第二，可以同时规避静电损伤和硅渣损伤两种风险，有效保护芯片；
65.第三，不仅适用于wlp封装晶圆的划片过程，而且适用于其他封装形式晶圆的划片过程。
66.本技术还提供一种用于晶圆划片的芯片保护电路的制作方法，请参考图5，包括：
67.步骤s101：当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地。
68.接口的作用是与第一导电连接体连接，进而与金属保护层电连接。
69.需要说明的是，在芯片上制作该芯片保护电路时，晶圆上已经完成划道，晶圆被划分成多个划片街区。通过划片街区的划分，将晶圆分割为若干个独立的芯片。
70.步骤s102：在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶。
71.光刻胶可以采用旋涂的方式进行涂覆，以使光刻胶的厚度更加均匀。
72.接口与电路结构之间区域为第一导电连接体的区域。
73.步骤s103：在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体，并去除光刻胶，形成芯片保护电路。
74.在接口与导电保护层之间形成第一导电连接体，即通过第一导电连接体将导电保护层和静电释放体导通。
75.为了增强导电保护层和第一导电连接体的导电性能，导电保护层和第一导电连接体的材料优选为金属材料，此时，在制作导电保护层和第一导电连接体时，可以在经过步骤s102得到的晶圆表面沉积一层金属层，然后利用lift-off工艺剥离光刻胶以及位于光刻胶上的金属层，对应得到导电保护层和第一导电连接体。
76.本实施例中制作的芯片保护电路，导电保护层设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层上，不会对电路结构直接产生冲击，有效减少碎屑对芯片电路结构的损伤。同时，本技术还设有静电释放体以及第一导电连接体，晶圆划片时芯片产生的静电荷通过导电保护层、第一导电连接体转移至静电释放体，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。
77.请参考图6，在任一实施例的基础上，在本技术的一个实施例中，当芯片为晶圆级封装时，芯片保护电路的制作方法包括：
78.步骤s201：当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地。
79.当芯片为晶圆级封装时，包括两片晶圆，一片为窗口晶圆，一片为mems晶圆，静电释放体制作在mems晶圆上。
80.步骤s202：在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域、芯片上的键合环与所述电路结构之间区域对应的光刻胶。
81.键合环和电路结构之间的区域为第二导电连接体的区域。
82.需要指出的是，在对光刻胶进行曝光、显影时，还需要将芯片上对应键合环的光刻胶一并去除，以便后续在键合环上制作键合环。
83.步骤s203：在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体、键合环与所述导电保护层之间形成第二导电连接体，并去除光刻胶，形成芯片保护电路。
84.导电保护层、第一导电连接体、第二导电连接体在同一工艺中生长完成，且与键合环同时制作形成。
85.键合环的作用是与窗口晶圆进行键合，键合环的材料一般为金属。
86.为了增强导电保护层和第一导电连接体的导电性能，导电保护层和第一导电连接体的材料优选为金属材料。
87.可选的，在所述电路结构的表面形成导电保护层、所述接口与所述导电保护层之间形成第一导电连接体、键合环与所述导电保护层之间形成第二导电连接体，并去除光刻胶包括：
88.采用物理气相沉积技术，在晶圆的表面生长一层金属层；
89.采用lift-off工艺剥离光刻胶以及位于光刻胶上的所述金属层，在所述电路结构的表面形成金属保护层、所述接口与所述金属保护层之间形成第一金属连接体、键合环与所述金属保护层之间形成第二金属连接体。
90.第一金属连接体将静电释放体与金属保护层导通，第二金属连接体将金属保护层与键合环导通，也即第一金属连接体和第二金属连接体将键合环、金属保护层和静电释放体导通。
91.作为一种可实施方式，采用物理气相沉积技术，在晶圆的表面形成一层金属层包括：采用溅射法，在晶圆的表面生长一层金属层。但是，本技术对此并不做具体限定，作为另一种可实施方式，用物理气相沉积技术，在晶圆的表面生长一层金属层包括：采用蒸发镀膜法法，在晶圆的表面形成一层金属层。
92.以芯片为wlp封装过程为例，下面将芯片保护电路的制作过程与封装过程进行阐述。
93.步骤1、在mems晶圆上划道，将mems晶圆划分为对个划片街区，通过划片街区的划分，将晶圆分割为若干个独立的芯片；
94.步骤2、在mems晶圆上制作芯片的电路结构和静电释放体，同时预留与静电释放体的接口；
95.步骤3、完成芯片结构的制作，同时预留与窗口晶圆键合的键合环；
96.步骤4、在mems晶圆上旋涂光刻胶，通过曝光、显影，将接口处、键合环、芯片电路结构、芯片电路结构与键合环之间、接口与芯片电路结构之间的光刻胶去除；
97.步骤5、采用物理气相沉积法在mems晶圆表面镀一层金属薄膜；
98.步骤6、通过lift-off工艺，将晶圆表面多余的金属薄膜去除，留下的金属薄膜对
应成为键合环、金属保护层、第二导电连接体和第一导电连接体；
99.步骤7、通过键合环将mems晶圆和窗口晶圆进行键合并进行划片，获得单独的芯片，每个芯片均包含静电释放体，静电释放体独立存在于单个芯片中，互不连通。
100.本技术还提供一种晶圆，所述晶圆的芯片上设有上述任一实施例所述的用于晶圆划片的芯片保护电路。
101.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
102.以上对本技术所提供的用于晶圆划片的芯片保护电路及其制作方法、晶圆进行了详细介绍。本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。

技术特征：

1.一种用于晶圆划片的芯片保护电路，其特征在于，包括：导电保护层(1)、第一导电连接体(2)和静电释放体(3)；所述导电保护层(1)和所述第一导电连接体(2)用于设于晶圆上芯片的电路结构的表面，所述静电释放体(3)与所述电路结构处于同一水平位置；所述第一导电连接体(2)用于电连接所述导电保护层(1)和所述静电释放体(3)，所述静电释放体(3)接地。2.如权利要求1所述的用于晶圆划片的芯片保护电路，其特征在于，当芯片为晶圆级封装时，还包括：用于电连接所述导电保护层(1)与所述芯片上的键合环(5)、设于所述芯片的电路结构的表面的第二导电连接体(4)。3.如权利要求2所述的用于晶圆划片的芯片保护电路，其特征在于，所述第一导电连接体(2)和所述第二导电连接体(4)为金属连接体。4.如权利要求1至3任一项所述的用于晶圆划片的芯片保护电路，其特征在于，所述导电保护层(1)为金属保护层。5.如权利要求4所述的用于晶圆划片的芯片保护电路，其特征在于，所述导电保护层(1)的材料为下述任一种或者任意组合：钛、金、银、铜。6.一种用于晶圆划片的芯片保护电路的制作方法，其特征在于，包括：当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地；在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶；在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体，并去除光刻胶，形成芯片保护电路。7.如权利要求6所述的用于晶圆划片的芯片保护电路的制作方法，其特征在于，当芯片为晶圆级封装时，在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶时，还包括：去除所述芯片上的键合环与所述电路结构之间区域对应的光刻胶；在所述电路结构的表面形成导电保护层、所述接口与所述导电保护层之间形成第一导电连接体时，还包括：在键合环与所述导电保护层之间形成第二导电连接体。8.如权利要求7所述的用于晶圆划片的芯片保护电路的制作方法，其特征在于，在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体、键合环与所述导电保护层之间形成第二导电连接体，并去除光刻胶包括：采用物理气相沉积技术，在晶圆的表面生长一层金属层；采用lift-off工艺剥离光刻胶以及位于光刻胶上的所述金属层，在所述电路结构的表面形成金属保护层、所述接口与所述金属保护层之间形成第一金属连接体、键合环与所述金属保护层之间形成第二金属连接体。9.如权利要求8所述的用于晶圆划片的芯片保护电路的制作方法，其特征在于，采用物理气相沉积技术，在晶圆的表面生长一层金属层包括：
采用蒸发镀膜法，在晶圆的表面生长一层金属层。10.一种晶圆，其特征在于，所述晶圆的芯片上设有如权利要求1至5任一项所述的用于晶圆划片的芯片保护电路。

技术总结

本申请涉及晶圆划片领域，公开了一种用于晶圆划片的芯片保护电路及其制作方法、晶圆，包括导电保护层、第一导电连接体和静电释放体；导电保护层和第一导电连接体用于设于晶圆上芯片的电路结构的表面，静电释放体与所述电路结构处于同一水平位置；第一导电连接体用于电连接导电保护层和静电释放体，静电释放体接地。本申请芯片保护电路中导电保护层设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层上，不会对电路结构直接产生冲击，有效减少损伤。同时晶圆划片时芯片产生的静电荷通过导电保护层、第一导电连接体转移至静电释放体，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。电路失效的可能。电路失效的可能。