一种具有三栅结构的自钳位IGBT及其制作方法

一种具有三栅结构的自钳位igbt及其制作方法
技术领域
1.本发明属于功率半导体器件技术领域，具体涉及一种具有三栅结构的自钳位绝缘栅双极型晶体管。

背景技术：

2.电能的出现促进了现代社会科学技术的飞速发展，如何更加高效地处理电能一直以来都是全世界科学研究的热门课题。电能的高效利用高度依赖电力电子系统，而各种电力电子系统的核心电子元件是半导体功率器件。半导体功率器件被广泛应用在各类家电、以电力为主的各类工业设备等领域。进入21世纪后，全球气候变暖问题受到越来越多人的关注，节能减排、提高能源利用效率显得愈发重要。在清洁可再生能源所占比例越来越大的今天，全社会对能源转换效率有了更高的期待，对能源控制核心的功率半导体器件的性能提出了更高的要求。
3.绝缘栅双极型晶体管(igbt)作为新一代的电力电子器件因其结合了场效应晶体管(mosfet)和双极结晶型晶体管(bjt)的优点，既具有mosfet易于驱动、输入阻抗低、开关速度快的优点，又具有bjt通态电流密度大、导通压降低、损耗小、稳定性好的优点。因而发展为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、电网、通信、家用电器及航空航天各个领域。igbt的运用极大地改善了电力电子系统的性能。
4.从igbt发明以来，人们一直致力于改善igbt的性能，经过二十多年的发展，相继提出了多代的igbt器件结构，器件性能得到稳步提升。传统沟槽型igbt(如图1)通过将栅由横向的平面mos转变为纵向的沟槽mos结构，不仅提高了功率密度和结构设计空间，同时消除了jfet区的不利影响和寄生npn造成的擎住效应，而在沟槽igbt基础上提出的屏蔽栅沟槽igbt(如图2)具有更低的栅电容，因此具有更快的开关速度、更低的开关损耗。而且与传统沟槽型栅结构底部的高尖峰电场相比，sgt结构具有优化电场增大耐压的优点，因此在高可靠性高性能应用领域中sgt-igbt具有更大的应用价值。图2展示出了一种传统sgt-igbt器件的元胞结构。igbt作为绝缘栅控结构，其栅在形成沟道的同时，在非沟道区通过栅压吸引了电子，形成电子积累层，进一步降低正向导通压降，但在sgt-igbt中，由于屏蔽栅与发射极相连，故无法吸引电子形成电子积累层，沟道电子注入效率下降，故其电导调制效应弱于传统沟槽型igbt，正向导通压降升高。

技术实现要素：

5.为减小器件的导通压降，提升器件性能，本发明提出了一种具有三栅结构的自钳位分裂栅igbt，结构示意如图3所示。该结构在浮空p区14引出电位，在igbt阻断时通过多晶硅二极管对电容充电，在igbt导通时利用电容上电压为分离栅(sg)提供自偏置的电位，使得在分离栅11沟槽下方形成电子积累，从而增强igbt器件的正向导通能力。且通过在分离栅11与发射极沟槽13之间引入电介质层12，实现了分离栅11与发射极之间的电容集成。其等效电路如图4所示。同时，分离栅11在阻断时形成内部场板结构，优化沟槽底部的尖峰电
场，提升了igbt的正向的耐压能力。且分离栅11的存在削弱了gate与集电极之间的电容效应，加速了igbt的开关速度，降低了器件的开关损耗，进一步优化了器件的特性。
6.本发明的技术方案是：
7.一种自钳位分裂绝缘栅双极型晶体管，包括从下至上依次层叠设置的集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7和有源区；所述有源区包括位于n-漂移区7上表面两端的p型基区4-1和p区4-2、位于p型基区4-1和p区4-2之间的沟槽栅极结构、浮空p区14、沟槽发射极结构，其中浮空p区14位于沟槽栅极结构和沟槽发射极结构之间，沟槽栅极结构与p型基区4-1接触，沟槽发射极结构与p区4-2接触，同时沟槽栅极结构、浮空p区14和沟槽发射极结构的下表面结深大于p型基区4-1和p区4-2的下表面结深；
8.所述p型基区4-1的上表面并列设置有p+发射区2和n+发射区3，其中n+发射区3位于靠近沟槽栅极结构一侧，在p+发射区2和n+发射区3上表面具有第一金属1-1；
9.所述沟槽栅极结构包括沟槽栅极5、第一沟槽发射极13、分裂栅极11、介质层12和氧化层6，其中沟槽栅极5和第一沟槽发射极13并列设置在沟槽栅极结构上部，分裂栅极11位于沟槽栅极5和第一沟槽发射极13的正下方，其中沟槽栅极5和第一沟槽发射极13之间通过氧化层6隔离；沟槽栅极5位于靠近p型基区4-1一侧并与p型基区4-1、n+发射区3、n-漂移区7之间通过氧化层6隔离；第一沟槽发射极13与浮空p区14之间通过氧化层6隔离；分裂栅极11与n-漂移区7、浮空p区14之间通过氧化层6隔离；分裂栅极11与沟槽栅极5和第一沟槽发射极13之间通过介质层12隔离；
10.所述浮空p区14的上层与沟槽发射极结构相邻的部位具有p+欧姆接触区18；所述p+欧姆接触区18与沟槽发射极结构接触，p+欧姆接触区18的上表面具有第二金属1-2，与第二金属17相邻的浮空p区14上表面具有场氧化层17，场氧化层17与第二金属1-2接触但是与沟槽栅极结构之间具有间距，在场氧化层17的上表面具有多晶硅二极管；所述多晶硅二极管包括多晶硅二极管p+区16和多晶硅二极管n+区15，所述多晶硅二极管p+区16与第二金属1-2接触；
11.所述沟槽发射极结构包括第二沟槽发射极20和氧化层6，其中氧化层6将第二沟槽发射极20与浮空p区14、p+欧姆接触区18、p区4-2、n-漂移区7隔离；所述第二沟槽发射极20上表面具有第三金属1-3；
12.所述p区4-2的上表面具有n+接触区19，n+接触区19与沟槽发射极结构接触；所述第三金属也覆盖n+接触区19的上表面；
13.所述分裂多晶硅栅11与所述浮空p区13之间串联一个多晶硅二极管，该二极管的结构位于浮空p区13表面的场氧化层17之上，包含n型多晶硅区15、p型多晶硅区16、二极管与浮空p连接金属1-2，所述二极管的n型区15与所述分裂多晶硅栅11连接，所述二极管的p型区16通过金属层1-2和欧姆接触p+区18与所述浮空p区13连接，且分裂多晶硅栅11与第一沟槽发射极13之间通过高介电常数介质层12形成内部集成的电容结构。
14.上述方案中通过多晶pn结，取浮空p区14的电位为电容充电，提升电容电压，实现对分裂栅的自偏置。使得该结构可以在传统分裂栅结构的基础上提升正向导通特性，同时兼容传统igbt的控制电路。此外，三分裂栅结构将电容集成至igbt结构内部，进一步提高了器件的集成度，同时减小了金属布线造成的寄生参数。
15.进一步的，所述p区4-2与n+接触区19之间还具有n-bl埋层21，向钳位pn结中的p区
引入n-bl埋层，以形成钳位pmos结构，该结构在关断过程中可提供空穴抽取通道，在保证对浮空p钳位的同时，提高了器件的关断抽取速度，进一步提升了器件的动态特性。
16.进一步，所述沟槽发射极结构的沟槽宽度小于沟槽栅极结构的沟槽宽度，并且沟槽发射极结构的结深小于沟槽栅极结构的结深，即沟槽发射极结构的底部与浮空p区14的底部之间具有间距，而沟槽栅极结构的底部与浮空p区14的底部齐平。将发射极沟槽刻蚀窗口减小，在和栅沟槽同步制作的同时其沟槽深度可进一步减小，同时浮空p区和钳位p区通过同一工艺步骤制作，节省工艺步骤。
17.进一步，所述第二沟槽发射极20分裂为第三沟槽发射极20-1、第四沟槽发射极20-2、第五沟槽发射极20-3，并且第三沟槽发射极20-1与沟槽栅极5、第四沟槽发射极20-2与分裂栅极11、第五沟槽发射极20-3与第一沟槽发射极13呈对称结构。该方案工艺一致性更佳，发射极沟槽与栅沟槽对称，可以通过统一的工艺步骤实现。
18.进一步，在浮空p区12上层与沟槽栅极结构相邻的部位还具有浅沟槽栅极结构，所述浅沟槽栅极结构是指浅沟槽栅极结构的宽度与结深均小于沟槽栅极结构；所述浅沟槽栅极结构与沟槽栅极结构之间具有间距，并且浅沟槽栅极结构的栅极与位于浅沟槽栅极结构和沟槽栅极结构之间的浮空p区14的上表面通过金属连接。利用负载效应在沟槽栅5右侧引入浅沟槽结构，并将其与sg进行连接，并通过金属对形成的窄沟道顶端与浅沟槽sg顶部进行金属连接，提高了集成度，且实现了pn结可控。
19.进一步，所述n-漂移区7中还具有p柱23，p柱23与n-漂移区7形成n/p柱的超结漂移区。p柱23通过挖槽填充实现，两者浓度相近，掺杂浓度设置为1
×
10
14
cm-3-5
×
10
16
cm-3
，柱宽为2μm-12μm，漂移区厚度根据耐压需求相应减小20-30％。超结结构的引入有利于提高器件的耐压和折中性能，同时横向耗尽的漂移柱区辅助器件开关时的纵向耗尽层扩展，进一步提升了器件的开关速度。
20.进一步，所述n型电场阻止层8是通过氢注入形成的，氢注入的次数设置为四次，分别采用1
×
10
12
cm-3-1
×
10
15
cm-3
范围内的注入剂量及20-200kev的注入能量进行。注氢工艺因为具备较低能量下注入深度大和退火温度低的优势，很适合用于代替高温预扩散工艺来行成igbt的深注入。氢注入的场截止层形成的n-漂移区与n+fs层的nn-结具有更缓的浓度梯度可以有效增大器件的动态雪崩耐量。
21.进一步，所述集电区p区9中还具有n区24，所述n区24与集电区p区9并列设置，并且n区(24)位于p区4-2下方。在集电区p区9中引入部分n区24，实现rc-igbt结构，从而将igbt模块内的二极管也集成至igbt结构中。集电区n区的引入将igbt模块内的二极管集成至igbt结构中，提高了模块集成度。
22.进一步，所述结构的材料包括硅、碳化硅、氮化镓、氧化镓、金刚石等。
23.本发明的自钳位分裂绝缘栅双极型晶体管的制作方法包括：
24.步骤1：选取一定厚度和浓度的n型轻掺杂fz硅片作为器件的n-漂移区7；生长一层场氧，如图12所示；
25.步骤2：光刻，通过高温离子注入p型杂质并退火制作器件的浮空p区14，在硅片表面生长一层预氧化层，如图13所示；
26.步骤3：通过光刻刻蚀场氧形成有源区，如图14所示；
27.步骤4：通过光刻，刻蚀出沟槽，并生长出牺牲氧用于刻蚀后除掉表面沾污，之后热
氧化形成沟槽氧化层6，如图15所示；
28.步骤5：进行掺n的多晶硅淀积，并通过光刻进行刻蚀，形成栅多晶5、14以及多晶pn二极管的衬底15，如图16所示；
29.步骤6：首先进行热氧化形成氧化屏蔽层a，通过光刻，刻蚀掉5表面的氧化层以及5中上层的多晶硅，并淀积高介电常数介质层形成sgt栅多晶11，如图17所示
30.步骤7：进行热氧化形成氧化隔离层并再次进行淀积，之后进行中间刻蚀并氧化隔离，形成多晶栅5、发射极13，进行金属连接形成栅电极，如图18、19所示；
31.步骤8：光刻，通过高温离子注入p型杂质并退火制作器件的p型基区4-1和4-2，如图20所示；
32.步骤9：通过高温离子注入n型杂质并退火制作器件的n+发射区3，如图21所示；
33.步骤10：通过高温离子注入p型杂质并退火制作器件的p+发射区2、浮空p欧姆接触区18、多晶pn结中的p区16以及n+区19，如图22所示；
34.步骤11：进行al金属淀积形成发射极电极1-1以及连接多晶硅二极管p区16和浮空p欧姆接触区18的金属连接1-2，连接沟槽发射极20的金属1-3，如图23所示；
35.步骤12：翻转硅片，减薄硅片厚度，在硅片背面通过高能离子注入n型杂质、通过离子注入p型杂质并退火，形成n型电场阻止层8以及其下表面形成p型集电区9，如图24所示；
36.步骤13：在硅片背面淀积金属，在p型集电区9下表面形成金属集电极10。即制备得本发明具有三栅结构的自钳位分裂绝缘栅双极型晶体管，如图25所示。
37.为了简化描述，上述器件结构和制备方法是以n沟道igbt器件为例来说明，但本发明同样适用于p沟道igbt器件的制备。
38.通过n沟道自钳位分裂igbt说明本发明的原理：
39.当栅电极5接高于器件阈值电压的高电位、集电极10接高电位、发射极1-1、1-2、1-3、沟槽发射极13接低电位时，器件工作在导通状态，p+集电区9向n-漂移区7中注入空穴，n+发射区3向n-漂移区7注入电子，电子空穴对的存在使得漂移区中发生电导调制效应。
40.多晶硅二极管结构p区16与浮空p区14上方的浮空p欧姆接触区18通过金属1-2连接，浮空p区14下方的电位由p区4-2与n-漂移区7构成的反偏pn结进行钳位，该电位通过pn二极管对集成电容进行充电，由于二极管能够维持电容上的电荷量并且浮空p区具有一个较为稳定的钳位电压，故使得二极管的n区15保持在一个稳定值，而二极管n区15与sg栅11相连，故sg栅也具有一个稳定的电位，该电位吸引sg栅附近的电子积累形成电子积累层，该积累层提高了沟道的注入效率，进一步提升了漂移区电导调制效应，降低了器件的正向导通压降。
41.自偏置分裂栅11通过高介电常数介质层12与上方的多晶结构5和13隔离，而自偏置分裂栅11和分裂发射极13之间形成的电容值可通过改变高介电常数介质层淀积厚度、相对应面积的方法进行电容大小调整，分裂沟槽栅5和分裂发射极13通过淀积-中间刻蚀-氧化隔离的方法进行制备，三分裂栅结构将电容集成至igbt结构内部，进一步提高了器件的集成度，同时减小了金属布线造成的寄生参数。
42.本发明的有益效果是：本发明利用浮空p区14的电位，为分离栅11提供偏置电位，由此形成沟槽下方的电子积累能力，增强了电导调制效应，从而增强了器件的正向导通能力。相较于传统分离栅结构，自偏置结构的引入有益于同时提高器件的导通能力与开关性
能，消除了分离栅所带来的负面影响，在改善开关损耗，提升开关速度的同时，也能优化器件正向导通能力，提高了器件正向导通压降与关断损耗之间的折中特性。此外，三分裂栅结构将电容集成至igbt结构内部，进一步提高了器件的集成度，同时减小了金属布线造成的寄生参数。
43.分离多晶硅栅11周围的栅氧化层6不受到阈值电压设计的限制，故其厚度可以进一步增加以改善器件的耐压和氧化层可靠性，提升器件性能。
附图说明
44.图1为传统沟槽栅igbt的元胞结构示意图；
45.图2为传统屏蔽栅沟槽igbt的元胞结构示意图；
46.图3是本发明实施例1提供的具有三栅结构的自钳位分裂栅igbt元胞结构示意图；
47.图4是本发明实施例1提供的具有三栅结构的自钳位分裂栅igbt元胞结构的等效电路图；
48.图5是本发明实施例2提供的具有pmos钳位结构的igbt元胞结构示意图；
49.图6是本发明实施例3提供的具有浅沟槽发射极的igbt元胞结构示意图；
50.图7是本发明实施例4提供的发射极沟槽与栅沟槽对称的igbt元胞结构示意图；
51.图8是本发明实施例5提供的具有浅沟槽的内部反型层二极管结构的igbt元胞结构示意图；
52.图9是本发明实施例6提供的将n-漂移区替换为更高浓度的n/p柱超结结构的igbt元胞结构示意图。
53.图10是本发明实施例7提供的在n-漂移区和p+集电区之间引入氢注入的厚fs层的igbt元胞结构示意图；
54.图11是本发明实施例8提供的引入背部集电区rc结构igbt元胞结构示意图。
55.图12-图25是本发明制作方法流程中个步骤所得器件的结构示意图。
具体实施方式
56.下面结合附图和实施例对本发明进行详细描述。
57.实施例1
58.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管，其元胞结构如图3所示，包括：集电极金属10、集电区9、n型电场阻止层8、n-漂移区7、p型基区4-1、p型钳位区4-2、n+发射区3、浮空p区14、多晶二极管n+区15与p+区16、发射区欧姆接触金属1-1、浮空p区与多晶二极管接触金属1-2、钳位p区欧姆接触金属1-3、发射极欧姆接触p+区2、浮空p区欧姆接触p+区18、钳位p区欧姆接触p+区19、沟槽多晶硅栅极5、沟槽多晶硅分裂发射极13、沟槽多晶硅自偏置分裂栅极11、沟槽发射极20、高介电常数介质层12、沟槽氧化层6；集电极金属10位于p型集电区9的背面，n型电场阻止层8位于p型集电区9的正面，n-漂移区7位于n型电场阻止层8的正面；p型基区4-1位于n-漂移区1上方，且位于沟槽栅5一侧；沟槽栅5和沟槽多晶硅分裂发射极13左右相邻，且位于自偏置分裂栅5的上方，分裂发射极13与自偏置分裂栅11直接为高介电常数介质层12；p型浮空区14位于沟槽发射极13与沟槽发射极20之间；多晶二极管15与16位于p型浮空区14上方，且与其间隔场氧层17，且有金属1-2将多晶二极管p+区16与p
型浮空区14相连；n+发射区3位于p型基区4-1的顶层，而且与n-漂移区7隔着p型基区4-1；p钳位结构位于n-漂移区7上方，且位于发射极沟槽20一侧，p区4-2、p+区19位于漂移区上方，p+区19与金属1-3进行欧姆接触，金属18与发射极相连。该结构通过发射极13、high-k介质层12、自偏置分裂栅11形成电容结构，故c集成于分裂栅11与发射极多晶硅13之间，实现了偏置电容在igbt结构中的集成。
59.在本实施例中，p型基区4-1、4-2的掺杂浓度为3
×
10
16
cm-3
～2
×
10
17
cm-3
，深度为3～3.5μm；n+发射区3的掺杂浓度为5
×
10
18
cm-3
～1
×
10
21
cm-3
，深度为0.2～0.5μm；栅介质层6的厚度为80～120nm；沟槽栅电极5的深度为4～6μm；分裂发射极13的深度为4～6μm；分离栅电极11的深度为0.5～2μm；沟槽发射极20的深度为5～8μm；n-漂移区7的掺杂浓度为5
×
10
12
cm-3
～2
×
10
14
cm-3
，厚度为60～700μm；n型电场阻止层8的掺杂浓度为5
×
10
15
cm-3
～5
×
10
16
cm-3
，厚度为5～20μm；p型集电区9的掺杂浓度为1
×
10
17
cm-3
～1
×
10
19
cm-3
，厚度为0.5～5μm；元胞宽度为20～40μm。高介电常数材料12可以选用氧化铝、氧化铪、二氧化锆、二氧化钛、三氧化二镧、三氧化二镥、五氧化二铌、五氧化二钽等；元胞宽度为20～40μm。
60.实施例2
61.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图5所示，在实施例1的基础上向钳位pn结中的p区引入n-bl埋层21，以形成钳位pmos结构，该结构在关断过程中可提供空穴抽取通道，在保证对浮空p钳位的同时，提高了器件的关断抽取速度，进一步提升了器件的动态特性。
62.实施例3
63.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图6所示，在实施例1的基础上将发射极沟槽刻蚀窗口减小，在和栅沟槽同步制作的同时其沟槽深度可进一步减小，同时浮空p区和钳位p区通过同一工艺步骤制作，节省工艺步骤。
64.实施例4
65.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图7所示，在实施例1的基础上将发射极沟槽分裂为两个，沟槽底部的发射极11-2厚度与分离栅电极11-1厚度一致，为0.5～2μm，顶部的发射极20厚度与沟槽栅电极5的厚度一致，为4～6μm。
66.与实施例1相比，该方案工艺一致性更佳，发射极沟槽与栅沟槽对称，可以通过统一的工艺步骤实现。
67.实施例5
68.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图8所示，在实施例4的基础上利用负载效应在分裂发射极13右侧引入浅沟槽结构，并将其与sg进行连接，并通过金属对形成的窄沟道顶端与浅沟槽sg顶部进行金属连接，提高了集成度，且实现了pn结可控。
69.实施例6
70.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图9所示，在实施例4的基础上将n-漂移区7替换为更高浓度的n/p柱的超结结构，n柱7为衬底，p柱23通过挖槽填充单晶硅或多次外延加离子注入实现，两者浓度相近，掺杂浓度设置为1
×
10
14
cm-3-2
×
10
16
cm-3
，柱宽为2μm-12μm，漂移区厚度根据耐压需求相应减小20-30％。
71.与实施例1相比，超结结构的引入有利于提高器件的耐压和折中性能，同时横向耗
尽的漂移柱区辅助器件开关时的纵向耗尽层扩展，进一步提升了器件的开关速度。
72.实施例7
73.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图10所示，在实施例1的基础上在n-漂移区和p+集电区之间引入氢注入的厚fs层8，注氢工艺因为具备较低能量下注入深度大和退火温度低的优势，很适合用于代替高温预扩散工艺来行成igbt的深注入。背面高能h注入的次数设置为四次、分别采用1
×
10
12
cm-3-1
×
10
15
cm-3
范围内的注入剂量及20-200kev的注入能量选择。
74.与实施例1相比，氢注入的场截止层形成的n-漂移区与n+fs层的nn-结具有更缓的浓度梯度可以有效增大器件的动态雪崩耐量。
75.实施例8
76.一种具有三栅结构的自钳位分裂绝缘栅双极型晶体管实施例，如图11所示，在实施例1的基础上在集电区p区9中引入部分n区24，实现rc-igbt结构，从而将igbt模块内的二极管也集成至igbt结构中。n区24通过背部注入实现，掺杂浓度为1
×
10
17
cm-3
～1
×
10
19
cm-3
。
77.与实施例1相比，集电区n区的引入将igbt模块内的二极管集成至igbt结构中，提高了模块集成度。

技术特征：

1.一种具有三栅结构的自钳位igbt，包括从下至上依次层叠设置的集电极金属(10)、p型集电区(9)、n型电场阻止层(8)、n-漂移区(7)和有源区；所述有源区包括位于n-漂移区(7)上表面两端的p型基区(4-1)和p区(4-2)、位于p型基区(4-1)和p区(4-2)之间的沟槽栅极结构、浮空p区(14)、沟槽发射极结构，其中浮空p区(14)位于沟槽栅极结构和沟槽发射极结构之间，沟槽栅极结构与p型基区(4-1)接触，沟槽发射极结构与p区(4-2)接触，同时沟槽栅极结构、浮空p区(14)和沟槽发射极结构的下表面结深大于p型基区(4-1)和p区(4-2)的下表面结深；所述p型基区(4-1)的上表面并列设置有p+发射区(2)和n+发射区(3)，其中n+发射区(3)位于靠近沟槽栅极结构一侧，在p+发射区(2)和n+发射区(3)上表面具有第一金属(1-1)；所述沟槽栅极结构包括沟槽栅极(5)、第一沟槽发射极(13)、分裂栅极(11)、介质层(12)和氧化层(6)，其中沟槽栅极(5)和第一沟槽发射极(13)并列设置在沟槽栅极结构上部，分裂栅极(11)位于沟槽栅极(5)和第一沟槽发射极(13)的正下方，其中沟槽栅极(5)和第一沟槽发射极(13)之间通过氧化层(6)隔离；沟槽栅极(5)位于靠近p型基区(4-1)一侧并与p型基区(4-1)、n+发射区(3)、n-漂移区(7)之间通过氧化层(6)隔离；第一沟槽发射极(13)与浮空p区(14)之间通过氧化层(6)隔离；分裂栅极(11)与n-漂移区(7)、浮空p区(14)之间通过氧化层(6)隔离；分裂栅极(11)与沟槽栅极(5)和第一沟槽发射极(13)之间通过介质层(12)隔离；所述浮空p区(14)的上层与沟槽发射极结构相邻的部位具有p+欧姆接触区(18)；所述p+欧姆接触区(18)与沟槽发射极结构接触，p+欧姆接触区(18)的上表面具有第二金属(1-2)，与第二金属(17)相邻的浮空p区(14)上表面具有场氧化层(17)，场氧化层(17)与第二金属(1-2)接触但是与沟槽栅极结构之间具有间距，在场氧化层(17)的上表面具有多晶硅二极管；所述多晶硅二极管包括多晶硅二极管p+区(16)和多晶硅二极管n+区(15)，所述多晶硅二极管p+区(16)与第二金属(1-2)接触；所述沟槽发射极结构包括第二沟槽发射极(20)和氧化层(6)，其中氧化层(6)将第二沟槽发射极(20)与浮空p区(14)、p+欧姆接触区(18)、p区(4-2)、n-漂移区(7)隔离；所述第二沟槽发射极(20)上表面具有第三金属(1-3)；所述p区(4-2)的上表面具有n+接触区(19)，n+接触区(19)与沟槽发射极结构接触；所述第三金属也覆盖n+接触区(19)的上表面；所述分裂栅极(11)、介质层(12)和第一沟槽发射极(13)形成内部集成的电容结构，所述分裂栅极(11)与多晶硅二极管n+区(15)电气连接，从而使浮空p区(12)的电位为电容充电，实现对分裂栅的自偏置。2.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述p区(4-2)与n+接触区(19)之间还具有n-bl埋层(21)，从而形成钳位pmos结构，在关断过程中提供空穴抽取通道。3.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述沟槽发射极结构的沟槽宽度小于沟槽栅极结构的沟槽宽度，并且沟槽发射极结构的结深小于沟槽栅极结构的结深，即沟槽发射极结构的底部与浮空p区(14)的底部之间具有间距，而沟槽栅极结构的底部与浮空p区(14)的底部齐平。
4.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述第二沟槽发射极(20)分裂为第三沟槽发射极(20-1)、第四沟槽发射极(20-2)、第五沟槽发射极(20-3)，并且第三沟槽发射极(20-1)与沟槽栅极(5)、第四沟槽发射极(20-2)与分裂栅极(11)、第五沟槽发射极(20-3)与第一沟槽发射极(13)呈对称结构。5.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：在浮空p区(12)上层与沟槽栅极结构相邻的部位还具有浅沟槽栅极结构，所述浅沟槽栅极结构是指浅沟槽栅极结构的宽度与结深均小于沟槽栅极结构；所述浅沟槽栅极结构与沟槽栅极结构之间具有间距，并且浅沟槽栅极结构的栅极与位于浅沟槽栅极结构和沟槽栅极结构之间的浮空p区(14)的上表面通过金属连接。6.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述n-漂移区(7)中还具有p柱(23)，p柱(23)与n-漂移区(7)形成n/p柱的超结漂移区。7.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述n型电场阻止层(8)是通过氢注入形成的，氢注入的次数设置为四次，分别采用1
×
10
12
cm-3-1
×
10
15
cm-3
范围内的注入剂量及20-200kev的注入能量进行。8.根据权利要求1所述的一种具有三栅结构的自钳位igbt，其特征在于：所述p型集电区(9)中还具有n区(24)，所述n区(24)与p型集电区(9)并列设置，并且n区(24)位于p区(4-2)下方。9.用于如权利要求1所述的一种具有三栅结构的自钳位igbt的制作方法，其特征在于，包括以下步骤：步骤1：根据需求选择设定厚度和浓度的n型轻掺杂fz硅片作为器件的n-漂移区(7)，在其表面生长一层场氧；步骤2：采用光刻工艺，通过高温离子注入p型杂质并退火制作器件的浮空p区(14)，在硅片表面生长一层预氧化层；步骤3：通过光刻刻蚀场氧形成有源区；步骤4：通过光刻，刻蚀出沟槽，并生长出牺牲氧用于刻蚀后除掉表面沾污，之后热氧化形成氧化层6；步骤5：进行掺n的多晶硅淀积，并通过光刻进行刻蚀，形成沟槽栅极结构、沟槽发射极结构以及多晶硅二极管的衬底；步骤6：首先进行热氧化形成氧化屏蔽层，通过光刻，刻蚀掉沟槽栅极结构表面的氧化层以及沟槽栅极结构中上层的多晶硅，在沟槽栅极结构底部形成分裂栅电极(11)，并淀积高介电常数介质层形成介质层(12)；步骤7：进行热氧化形成氧化隔离层并再次进行淀积，之后进行中间刻蚀并氧化隔离，形成沟槽栅极(5)、第一沟槽发射极(13)；步骤8：光刻，通过高温离子注入p型杂质并退火制作器件的p型基区(4-1)和和p区(4-2)；步骤9：通过高温离子注入n型杂质并退火制作器件的n+发射区(3)；步骤10：通过高温离子注入p型杂质并退火制作器件的p+发射区(2)、p+欧姆接触区(18)、多晶硅二极管中的p型区(16)、p区(4-2)上的n+接触区(19)；步骤11：进行al金属淀积形成第一金属(1-1)以及连接二极管中的p型区(16)和p+欧姆
接触区(18)的第二金属(1-2)，连接第二沟槽发射极(20)的第三金属(1-3)；步骤12：翻转硅片，减薄硅片厚度，在硅片背面通过高能离子注入n型杂质、通过离子注入p型杂质并退火，形成n型电场阻止层(8)以及p型集电区(9)；步骤13：在硅片背面淀积金属，在p型集电区(9)下表面形成集电极金属(10)。

技术总结

本发明属于功率半导体器件技术领域，具体的说是涉及一种具有三栅结构的自钳位IGBT及其制作方法。本发明利用浮空P区(14)的电位，为分离栅(11)提供偏置电位，由此形成沟槽下方的电子积累能力，增强了电导调制效应，从而增强了器件的正向导通能力。相较于传统分离栅结构，自偏置结构的引入有益于同时提高器件的导通能力与开关性能，消除了分离栅所带来的负面影响，在改善开关损耗，提升开关速度的同时，也能优化器件正向导通能力，提高了器件正向导通压降与关断损耗之间的折中特性。此外，三分裂栅结构将电容集成至IGBT结构内部，进一步提高了器件的集成度，同时减小了金属布线造成的寄生参数。生参数。生参数。