一种电容测试结构及测试方法与流程

1.本发明涉及半导体器件测试技术领域，特别是涉及一种新型器件电容测试结构及测试方法。

背景技术：

2.在半导体测试领域，为正确表征测量mos器件的电容，一般使用栅极-衬底电容的测试方法，即在栅极端施加signal的电压信号，在衬底的bulk端收集信号，即可以在mos电容器上进行简单的c-v扫描(栅极至衬底)，用来表征mos栅极电容随gate端电压的变化趋势，但此种测试方法只适用于精确测试width/length尺寸较大的的mos器件的电容。
3.对如图1所示结构的nmos器件，在p阱(pw)80中从一侧至另一侧依次设置有高浓度n型掺杂(n+)22、高浓度n型掺杂(n+)24、高浓度p型掺杂(p+)26，在高浓度n型掺杂(n+)22和高浓度n型掺杂(n+)24之间为p阱(pw)80的一部分，在该部分上沉积二氧化硅(sio2)30，然后在30上形成栅极gate，在高浓度n型掺杂(n+)24和高浓度p型掺杂(p+)26间使用浅沟槽(sti)10进行隔离，在22、24、26上分别生成多晶硅并引出电极构成源极source、漏极drain和衬底bulk。现有技术短接其漏极drain和源极source，栅极gate端与衬底bulk端间构成待测mos电容。
4.如图2所示，现有技术在栅极gate施加扫描电压信号(force sweep signal)，在衬底bulk端收集信号即测量电流(measure i)，f为施加电压v的探针，g为测量电流i的探针，源极和漏极短接并悬空。
5.传统的c-v曲线测试方法，对于宽长比(width/length)较大的传统平面结构(bulk结构)曲线收敛且稳定，如图3a所示；当器件宽度width足够大时、length较小时，aa edge工艺带来的边界效应对器件的真实电容有较大影响，如图3b所示，因此会影响到实际测试效果，图示cap vd＝0v、cap vd＝0.1v、cap vd＝0.6v、cap vd＝1.2v是漏极/源极到衬底的电压vd分别为0v、0.1v、0.6v、1.2v时的电容-电压数据；当器件尺寸(device size)较小时，寄生电容在总电容中所占比较大，aa/poly edge对电容的影响更显著，如图3c所示，图示cap v0、cap v0d1、cap v0d6、cap v1d2是漏极/源极到衬底的电压vd分别为0v、0.1v、0.6v、1.2v时的电容-电压数据；通过c-v曲线测试小尺寸器件(device)实际工作中的电容变化，aa/poly edge边界效应影响太大，不能反映真实器件中的电容变化。
6.对于尺寸较小的器件(device)，容易受到栅极多晶材料边缘(gate poly edge)、aa边缘(aa edge，有源区边缘)所带来的的寄生电容的影响，因此会大大降低测试准确性

技术实现要素：

7.为克服上述现有技术存在的不足，本发明之目的在于提供一种电容测试结构及测试方法，以解决传统c-v扫描测试不能精确测量小尺寸mos器件工作状态下真实电容变化的问题。
8.为达上述及其它目的，本发明提出一种电容测试结构，包括源端、漏端、栅极以及
衬底端，源漏端短接，在短接的源漏端施加一固定的小于该mos器件的开启电压的漏极电压(vds)，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下。
9.优选地，通过监测漏极电流(id)随栅源电压(vgs)的变化曲线，根据所述漏极电流(id)随栅源电压(vgs)的变化曲线获取跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线。
10.优选地，所述扫描电压的电压范围为0-1.2v。
11.优选地，通过在短接的源漏端串入电流表测量所述漏极电流(id)，获取所述漏极电流(id)随栅源电压(vgs)的变化曲线。
12.优选地，通过将所述漏极电流(id)对栅源电压(vgs)求导得到跨导(gm)，从而得到所述跨导栅极电压曲线。
13.为达到上述目的，本发明还提供一种电容测试方法，包括如下步骤：
14.步骤s1，在短接的源漏端施加一固定的小于该mos器件的开启电压的漏极电压(vds)；
15.步骤s2，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下；
16.步骤s3，获取漏极电流，建立所述漏极电流与栅源电压的关系模型；
17.步骤s4，根据获得的所述漏极电流与栅源电压的关系模型得到跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线。
18.优选地，在步骤s4中，通过将所述漏极电流对栅源电压求导得到跨导，从而得到所述跨导栅极电压曲线。
19.优选地，所述扫描电压的电压范围为0-1.2v。
20.与现有技术相比，本发明一种电容测试结构及测试方法通过在短接的源漏端施加一固定的漏极电压vds，并通过在栅极(gate)端施加扫描电压，使mos器件始终处于线性工作状态下，通过监测gm随vgs的变化趋势来监测mos真实工作状态下的总电容随vgs的变化趋势，解决了传统c-v扫描测试不能精确测量小尺寸mos器件工作状态下真实电容变化的问题。
附图说明
21.图1为nmos器件结构的mos电容的结构图；
22.图2为现有技术测试原理示意图；
23.图3a为现有技术测得的大尺寸、小长度器件的电容-电压数据图；
24.图3b为现有技术测得的小宽度器件的电容-电压数据图；
25.图3c为现有技术测得的小尺寸器件电容-电压数据图；
26.图4为本发明一示例性实施例中一种电容测试结构的结构示意图；
27.图5为本发明一种电容测试方法的步骤流程图；
28.图6a与图6b分别为本发明实施例的id-vg曲线、gm-vg曲线图。
具体实施方式
29.以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同
的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
30.图4为本发明一示例性实施例中一种电容测试结构的结构示意图。如图4所示，在本发明实施例中，所述电容测试结构为mos器件电容测试结构，包括源端(source)、漏端(drain)、栅极(gate)以及衬底bulk端，其中源漏端(source/drain)短接，在短接的源漏端(source/drain)施加一固定的漏极电压vds，该固定的漏极电压vds小于该mos器件的开启电压，典型值为0.1v，衬底接地；栅极(gate)端施加扫描电压，使mos器件始终处于线性工作状态下，在本实施例中，所述扫描电压的电压范围为0-1.2v，通过监测漏极电流id随栅源电压vgs的变化曲线，根据所述漏极电流id随栅源电压vgs的变化曲线获取跨导栅极电压曲线gm-vg曲线，从而得到电容随栅极电压变化的曲线，即c-vg曲线，监测电容c随栅极电压vg的变化趋势。
31.在本发明实施例中，通过在短接的源漏端(source/drain)串入电流表测量漏极电流id，获取漏极电流id随栅源电压vgs的变化曲线。
32.在漏极drain电压较小时，mos器件工作在线性区内，此时漏极电流id与栅源电压vgs的物理模型关系如下：
[0033][0034]
其中，z
un
为器件宽度(device width)，l为器件长度(length)。
[0035]
根据此关系，将漏极电流id对栅源电压vgs求导可直接求出跨导gm：
[0036][0037]
当将漏极电压vds固定为0.1v时，跨导gm与电容c为常系数的一元线性关系，因此可通过gm-vg曲线来监测电容c随vg的变化趋势。
[0038]
图5为本发明一种电容测试方法的步骤流程图。如图5所示，本发明一种电容测试方法，应用于mos器件电容的测试，包括如下步骤：
[0039]
步骤s1，在短接的源漏端(source/drain)施加一固定的漏极电压vds，该固定的漏极电压vds小于该mos器件的开启电压，典型值为0.1v，衬底接地。
[0040]
步骤s2，在栅极(gate)端施加扫描电压，使mos器件始终处于线性工作状态下。在本发明实施例中，所施加的扫描电压范围为；在gate端施加0-1.2v的扫描(sweep)电压，使mos始终处于线性工作状态下。
[0041]
步骤s3，获取漏极电流，建立漏极电流id与栅源电压vgs的关系模型。
[0042]
在本发明实施例中，可在短接的源漏端(source/drain)串入电流表测量漏极电流id。
[0043]
在漏极drain电压较小时，mos器件工作在线性区内，此时漏极电流id与栅源电压vgs的物理模型关系如下：
[0044][0045]
其中，z
un
为器件宽度(device width)，l为器件长度(length)。
[0046]
步骤s4，根据获得的漏极电流id与栅源电压vgs的关系模型得到跨导栅极电压曲
线，从而得到电容随栅极电压变化的曲线
[0047]
根据漏极电流id与栅源电压vgs的物理模型关系，将漏极电流对栅源电压vgs求导可直接求出跨导gm：
[0048][0049]
当将漏极电压vds固定为0.1v时，跨导gm与电容c为常系数的一元线性关系，因此可通过gm-vg曲线来监测电容c随vg的变化趋势。
[0050]
实施例
[0051]
在本实施例中，以宽度(width)为9um，长度(length)为0.054um的nmos器件(device)验证本发明测试结果，在mos器件的gate端施加0-1.2v的扫描(sweep)电压，分别测量漏极电压固定为vds＝0.1v/0.6/v/1.2v时的漏极电流id，获得id随vg的变化曲线，当vd电压较小时，id与vgs呈线性关系。
[0052]
图6a为漏极电流-栅极电压关系即id-vg曲线，对其求导得到右侧的跨导-栅极电压关系即gm-vg曲线，如图6b，根据上述步骤s4的推导，此时可通过gm-vg曲线可真实求出c-vg的曲线，反映出mos真实工作状态下的电容变化，如右图中下方曲线，反映nmos在漏极电压vds＝0.1v的工作电压下，电容c随栅极vg的变化。
[0053]
可见，本发明一种电容测试结构及测试方法通过在短接的源漏端施加一固定的漏极电压vds，并通过在栅极(gate)端施加扫描电压，使mos器件始终处于线性工作状态下，通过监测gm随vgs的变化趋势来监测mos真实工作状态下的总电容随vgs的变化趋势，解决了传统c-v扫描测试不能精确测量小尺寸mos器件工作状态下真实电容变化的问题。
[0054]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

技术特征：

1.一种电容测试结构，包括源端、漏端、栅极以及衬底端，源漏端短接，其特征在于：在短接的源漏端施加一固定的小于该mos器件的开启电压的漏极电压(vds)，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下。2.如权利要求1所述的一种电容测试结构，其特征在于：通过监测漏极电流(id)随栅源电压(vgs)的变化曲线，根据所述漏极电流(id)随栅源电压(vgs)的变化曲线获取跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线。3.如权利要求2所述的一种电容测试结构，其特征在于：所述扫描电压的电压范围为0-1.2v。4.如权利要求2所述的一种电容测试结构，其特征在于：通过在短接的源漏端串入电流表测量所述漏极电流(id)，获取所述漏极电流(id)随栅源电压(vgs)的变化曲线。5.如权利要求4所述的一种电容测试结构，其特征在于：通过将所述漏极电流(id)对栅源电压(vgs)求导得到跨导(gm)，从而得到所述跨导栅极电压曲线。6.一种电容测试方法，包括如下步骤：步骤s1，在短接的源漏端施加一固定的小于该mos器件开启电压的漏极电压；步骤s2，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下；步骤s3，获取漏极电流，建立所述漏极电流与栅源电压的关系模型；步骤s4，根据获得的所述漏极电流与栅源电压的关系模型得到跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线。7.如权利要求6所述的一种电容测试方法，其特征在于，在步骤s4中，通过将所述漏极电流对栅源电压求导得到跨导，从而得到所述跨导栅极电压曲线。8.如权利要求7所述的一种电容测试方法，其特征在于：所述扫描电压的电压范围为0-1.2v。

技术总结

本发明公开了一种电容测试结构及测试方法，所述测试方法包括如下步骤：步骤S1，在短接的源漏端施加一固定的小于该MOS器件的开启电压的漏极电压；步骤S2，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下；步骤S3，获取漏极电流，建立所述漏极电流与栅源电压的关系模型；步骤S4，根据获得的所述漏极电流与栅源电压的关系模型得到跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线，本发明解决了传统C-V扫描测试不能精确测量小尺寸MOS器件工作状态下真实电容变化的问题。件工作状态下真实电容变化的问题。件工作状态下真实电容变化的问题。