1 由555定时器构成的三种电路中，（施密特触发器 ）和（单稳态触发器）是脉冲的整形电路。 2 逻辑函数有五种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）、（波形图）和（卡诺图 ）。 3 将2004个“1”异或起来得到的结果是（ 0 ）。
4 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。
5 (101.010)2=( 5.4 )16=( 5.25 )10
6 (－00101)2的原码为( 100101 )2，补码为( 111011 )2
7 5个变量可构成 32 个最小项，全体最小项之和为 1 。
8 施密特触发器有（两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。
9 四位二进制加法计数器的初始状态为0100，四个CP脉冲后它的状态为 1000 。
10 TTL门电路输出高电平为 3.4 V ，阈值电压为 1.4 V；
11 触发器按动作特点可分为基本型、 施密特触发器芯片同步型 、主从型 和边沿型；
12 组合逻辑电路产生竞争冒险的内因是 逻辑器件的传输延时 ；
13 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 001 ；
14 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 5/3 V；
15 A/D和D/A转换器最重要的两个指标为 转换数度 和 转换精度 。 16 如图1所示，A=0时，Y= 0；A=1，B=0时，Y= 1 ；
17 ，Y的最简与或式为 ；
18 如图2所示为TTL的TSL门电路，EN=0时，Y为 高阻态、 ，EN=1时，Y= ；
19 触发器按逻辑功能可分为RS触发器、JK触发器、T触发器、T’触发器和D触发器
20 四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为 1111 ；
21 按照逻辑功能的不同特点，数字电路可分为 组合逻辑电路 和 时序逻辑电路 。
22 函数F=的最简对偶与或式是F′=________。
23 图示三态门在C=1时，F的输出状态是___。
24 A/D转换过程是通过取样、保持、_量化___、编码四个步骤完成的
25 施密特触发器有_2___个稳定状态，多谐振荡器___0__稳定状态.
26 555定时器构成的施密特触发器，在电源电压为10V，则回差电压为__3.33V__
27 在下列图中，各门电路都是74系列TTL电路，Y1=__高阻____Y2=___1__Y3=__1___
28 编码器的逻辑功能就是把输入的（ 高低电平 ）信号编成对应的（ 二进制 ）代码。
29 衡量DAC和ADC性能优劣的主要标志为（ 转换速度 ）和（ 转换精度 ）。
30 表示逻辑函数的四种方法中，_真值表___和__逻辑函数式___表示法的形式是唯一的。
31 在下图中，各门电路都是74系列 TTL电路Y1=_高阻_______,Y2=_____0___, Y3=___0__.
1. 在数字电路中，高电平为（ ），低电平为（ ）。
2. CMOS反相器是由 管和 管组成的互补电路。
3. TTL或非门多余输入端应＿ ＿＿＿．三态门的输出除了有高、低电平外，还有一种输出状态叫＿＿＿＿态。
4. 石英晶体多谐振荡器的输出脉冲频率取决于（ ）。5 . 二进制数A=（1011010）2，B=（101111）2，求：A＋B＝（ ）2； A一 B＝（ ）2
6. n变量的逻辑函数有 个最小项，任意两个最小项的乘积为 。
7. 设A为权值高位，求函数的最小项表达式为(用标号法)∑m(__________)。
64、 利用电阻R和电容C可以将脉冲波形变换为三角波和尖顶波。
65、 数字集成门电路按照制作工艺可分为TTL和CMOS。
66、 集成触发器按功能可分：RS触发器，JK触发器，D触发器和T触发器。
67、 十进制编码简称：BCD码，此类编码中常见的有8421码。
68、 数字电路中，三极管一般工作于饱和和截止状态。
69、 基本逻辑门电路有：与门、非门和或门。
70、 如果输入与输出关系是：有0出1，全1出0。这是与非门逻辑运算。
71、 编码器与译码器逻辑功能相反，它是将有特定意义的输入数字信号或文字符号编成相应在的若干位二进制的组合逻辑电路。
72、 由于触发器具有两分稳定状态，它可记录1位二进制代码。
73、 主从触发器是一种能防止空翻现象的实用触发器。
74、 组合逻辑电路：编码器、译码器、数据选择器、奇偶校验器、资料比较器及加法器。
75、 时序逻辑电路：各类触发器、寄存器、加法器、计数器。
39、 具有记录输入脉冲个数的电路称为计数器，它的主要组成部分是触发器，是时序电路。
40、 晶体管构成的三种放大电路中，没有电压放大作用但有电流放大作用的是：共集电极接法（射极输出器）。
41、 串联型稳压电路中的调整管工作在放大区。
42、 一个十进制计器至少需要四个触发器构成
43、 利用电阻R和电容C可以将脉冲波变换变为三角波和尖顶波。
59、 触发器电路中，Sd端、Rd端可根据需要预先将触发器置1或置0，而不受CP端的同步控制。
96、 二十进制编码器，若有四个输出端，可进行编码的个数是10个。
102、 半导体数码管用于七段译码器。
103、 T触发器是市场中买不到但可以由其它触发器代替的。
104、 将两个二极管连接在一起，不能构成任何类型三极管。
90、 异或门电路可以实现不带进位的二进制加法。
47、 将模拟信号转换到数字信号的过程称为A/D，将数字信号转换成为模拟信号的过程称为D/A。
48、 集成触 发器按功能可分为RS触发器、D触发器、JK触发器和T触发器。
35、 一个触发器可以存放1位二进制数。
31、 计数器可分为同步计数器和异步计数器，两者中速度较快的是同步计数器。
32、 触发器为时序逻辑电路基本单元，门电路为组合逻辑电路基本单元。两种电路主要区别在前者具有记忆功能，而后者不具有。
6、 主从JK触发器的功能有保持、计数、置0、置1 。
1．逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。
2．将2004个“1”异或起来得到的结果是（ ）。
3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。
4．施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。
5．已知Intel2114是1K* 4位的RAM集成电路芯片，它有地址线（ ）条，数据线（ ）条。
6．已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于（ ）kHz；完成一次转换所用的时间应小于（ ）。
7．GAL器件的全称是（ ），与PAL相比，它的输出电路是通过编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使用更为方便灵活。
1． 真值表、逻辑图、逻辑表达式、卡诺图；
2．0；
3．TTL 、 CMOS ;
4．两、0 ；
5．10 、4 ；
6．20 、50μS；
7．通用阵列逻辑、输出逻辑宏单元、E2CMOS；
1． 8421BCD码共有16种状态。 ( f )
2． 集电极开路门和三态门的输出都能并接、都能实现线与逻辑。( f )
3． A/D转换的原理有逐次逼近型和倒T型等多种形式。 ( f )
4． 用ROM存储器可实现组合逻辑函数。 ( r )
5． 5 .“0”的补码只有一种形式。 ( r )
F = A + B的反函数表达式是： ( c )
(a) A + B (b)AB (c) AB
消除竞争冒险的方法有： ( b )。
(a) 接入滤波电容 (b)引入选通脉冲 (c)修改逻辑设计
为避免一次性变化现象，应当采用( b )的触发器。
(a) 主从触发 (b)边沿触发 (c)电平触发
按输出状态论，施密特触发器属于( c )触发器。
(a) 双稳态 (b)单稳态 (c) 无稳态
石英晶体构成的多谐振荡器的振荡频率由( )决定。
(a) 石英晶体固有频率 (b)耦合电容 (c) 两者共同
衡量A/D、D/A转换器的重要指标是( )。
(a) 转换速度 (b)转换精度 (c) 转换速度和转换精度
表示任意两位十进制数，需要（ c ）位二进制数。(a) 6 (b) 7 (c) 8 (d) 9
为构成4096×8的RAM，需要几片1024×2的RAM，需要有几根译码地址线。（ ）
4片，10根 (b) 16片，12根 (c) 16片，10根 (d) 4片，12根
如果要将一个最大幅值为5.1V的模拟信号转换为数字信号，要求分辨出5mV的输入信号的变化，应选（ ）位的A/D转换器。(a) 8 (b) 9 (c) 10 (d) 11
二、选择题
1 下列具有记忆功能的器件为（ B）
(A)逻辑门 （B）触发器 （C）译码器 （D）比较器
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议