CMOS图像传感器可靠性：背照式（BSI）败给前照式（FSI）的原因探究微型齿轮
据麦姆斯咨询报道，CMOS图像传感器技术演进路线从前照式（FSI）、背照式（BSI）到堆栈式，背照式技术正逐渐成为中⾼端CMOS图像传感器主流技术。
背照式CMOS图像传感器是把光电⼆极管放到微透镜、彩⾊滤波⽚下⾯，⽽原先的⾦属布线层则放到了光电⼆极管之后。相⽐前照式CMOS图像传感器，这种结构不仅增加了单位像素获得的光量，还有效抑制了光线⼊射⾓变化引起的感光度下降。但是，背照式CMOS图像传感器的制造⼯艺涉及晶圆的正⾯和背⾯，⽐前照式CMOS图像传感器复杂，带来的可靠性退化问题⼀直⽆法完全避免。
图（a）和图（b）：分别为前照式CMOS图像传感器和背照式CMOS图像传感器结构；图（c）：前照式和背照式淀粉牙签
CMOS图像传感器制造⼯艺流程对⽐
近期，意⼤利晶圆代⼯⼚LFoundry和意⼤利罗马⼤学（Sapienza University of Rome）在IEEE Journal of the Electron Devices Society期刊上发表⼀篇论⽂《背照式CMOS图像传感器性能和可靠性退化》（Performance and reliability degradation of CMOS Image Sensors in Back-Side Illuminated configuration）指出，在特定的失效模式下，前照式CMOS图像传感器的寿命是背照式CMOS图像传感器的150~1000倍。当然，可能还有许多其它失效因素掩盖了这⼀巨⼤差异。
塔底油⽂中介绍了背照式CMOS图像传感器晶圆级可靠性专⽤测试结构（设计在管芯划⽚槽内）的系统特性。在⼯艺流程的不同步骤进⾏噪声和电学测量，结果明确表明背照式CMOS图像传感器制造⼯艺的晶圆倒装、键合、减薄和通孔（VIA）开孔等步骤会导致类似氧化物供体的边界陷阱的形成。相对于传统的前照式CMOS图像传感器，这些陷阱的存在会导致晶体管电性能下降，改变氧化层电场和平带电压，对可靠性产⽣严重影响。TDDB（时间相关介质击穿）和NBTI（负压偏置下的温度不稳定性）测量结果证明了边界陷阱对寿命的影响。 在背照式CMOS图像传感器划⽚槽内设计的晶体管（Tx）位置⽰意图
TDDB测试温度为125℃，在N沟道晶体管栅极施加+7V ~ +7.6V的应⼒电压V stress。在每个V stress条件下均测试了多个样本，依据标准JEDEC JESD92定义的三个标准测得时变击穿（the time-to-breakdown）数值。对于每种应⼒条件，时变击穿数值的韦伯分布给出了相应的失效时间（TTF），失效时间与应⼒电压分布采⽤对数-对数标度，在栅极⼯作电压下的寿命⽤幂律模型（E模型）推断。 NBTI测量温度为125℃，在P沟道晶体管栅极施加的V stress为-3V ~ -4V，并测试了⼏个晶体管。依据标准JEDEC JESD90，寿命定义为使额定阈值电压V T改变10%所需的应⼒时间。VT变化值与应⼒时间的关系遵循幂律模型，可以推断出栅极⼯作电压下的寿命。
堆栈式
噪声和电荷泵浦测量结果表明，在背照式CMOS图像传感器栅极氧化层中存在类似供体的边界陷阱，通讯仪
不会出现在前照式传感器中。陷阱密度随着与界⾯的距离呈指数变化，当距离为1.8 nm时陷阱密度达2 x 10¹⁷ cm⁻³。通过在不同制造⼯艺步骤进⾏电学参数测量，可以发现，边界陷阱产⽣于晶圆背⾯⼯艺中，包括晶圆倒装、键合、减薄和通孔（VIA）开孔。
图a）：在背照式CMOS图像传感器⼯艺流程不同站点测量的I D-V G曲线，背⾯⼯艺后（红⾊曲线）和背⾯⼯艺前（⿊⾊曲线）；图b）：⽤TCAD软件模拟氧化层中分布有正电荷时的ID-VG曲线（红⾊）和⽆正电荷时的I D-V G曲线（⿊
⾊）。
图a）：在背照式CMOS图像传感器⼯艺流程不同站点测量的I G-V G曲线，背⾯⼯艺后（红⾊曲线）和背⾯⼯艺前（⿊⾊曲线）；图b）：在V G为+ 1V时，电荷质⼼位于距离硅/⼆氧化硅界⾯1.7 nm处的栅极能带图（红线），⽆电荷时的
栅极能带图（⿊⾊）。
陷阱会改变背照式CMOS图像传感器的氧化层电场和平带电压，这个效果与在距离界⾯1.7 nm处施加了1.6 x 10⁻⁸
C/cm²的正电荷⼀样，从⽽改变了漏极和栅极电流曲线。
香皂包装
作者在论⽂中提到，类似供体的边界陷阱也会影响背照式CMOS图像传感器的长期性能。TDDB和NBTI是对器件寿命的评估⽅式。与预期相同，边界陷阱对两种评估⽅式的作⽤不同，但是⽆论如何，相对前照式CMOS图像传感器，背照式CMOS图像传感器可靠性都会下降。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议