装 订 线 内 请 勿 答 题
“微机原理A”期中练习题 2011年春季 一、选择合适答案，将其前面的字母填在相应的括号内
[ ] 1.中断方式 A. 连续启动两次独立的存储器操作所需最小时间间隔 [ ] 2. I/O-Mapped I/O B. CPU访问存储器或I/O端口时实际送出的地址 [ ] 3. 存取时间 C. 受IF标志位的影响
[ ] 4. 段基地址 D. 访问的存储单元与段基地址的字节距离
[ ] 5. DMA 方式 E. 指令系统中需专门设置I/O操作的指令 [ ] 6. 偏移地址 F. 可以用访问存储器的指令来访问I/O端口
喷绘相纸[ ] 7. 可屏蔽中断 G. 不需CPU 干预，可实现高速I/O操作
[ ] 8. Memory-Mapped I/O H. 逻辑段的起始地址
tuner接口[ ] 9. 物理地址 I. 外部设备具有申请服务的主动权
[ ] 10. 存储周期 J. 从地址有效到读/写操作完成所经历的时间
二、单选题
1. 现代计算机通常是将处理程序存放在连续的内存单元中，CPU在执行这个处理程序时，使用一个寄存器来指示程序的执行顺序，这个寄存器为（ ）。 A．指令寄存器 B．指令译码器
C．指令缓冲寄存器 D．指令指针寄存器
2. 某计算机字长为16位，其内存容量为1024K字节，按字编址，它的寻址空间为（ ）。
A. 512KB B. 512K C. 1024KB D. 1024K
3. 若指令的运算结果不为0且低8位中“1”的个数为偶数，则标志寄存器中ZF和PF的状态为（ ）。
A. 0，0 B．0，1 C．1，0 D．1，1
4. 指令“MOV AX，[BX+20H]”源操作数的寻址方式为（ ）。
A．寄存器寻址 B．寄存器间接寻址 C．寄存器相对寻址 D．以上均不对
5. 根据下面定义的数据段：
DSEG SEGMENT
DAT1 DB `1234`
DAT2 DW 5678H
DAT3 DD 12345678H
ADDR EQU DAT3-DAT1
DSEG ENDS
执行指令MOV AX, ADDR后，AX寄存器中的内容是（ ）。
A. 5678H B. 0008H C. 0006H D. 0004H
6. 在8086系统的中断向量表中，若从0000H：005CH单元开始由低地址到高地址依次存放10H、20H、30H和40H四个字节，则相应的中断类型码和中断服务程序的入口地址分别为（ ）。
A．17H，4030H：2010H B．17H，2010H：4030H
C．16H，4030H：2010H D．16H，2010H：4030H
7. 在DMA控制器8237控制下进行“写传送”时，8237需先后向I/O接口和存储器发出的控制信号是（ ）。
A． , B． ,
C． , D． ,
8. 下面是关于可编程中断控制器8259A的叙述，其中错误的是（ ）。
A. 8259A具有优先级管理的功能
B. 8259A具有辨认中断源的功能
C. 8259A具有向CPU提供中断向量的功能
D. 一片8259A可管理8级中断
9. 在计算机系统总线中，可用于传送总线请求和总线响应信号的是（ ）。
A. 地址总线 B. 数据总线 C. 控制总线 D. 以上均不对
装 订 线 内 请 勿 答 题
10. 下面关于可编程DMA控制器8237的叙述中，错误的是（ ）。A. 一片8237有四个DMA 通道
B. 一片8237的四个DMA通道可同时工作
C. 每个通道有硬件DMA请求和软件DMA请求两种方式
D. 每个通道在每次DMA传送后，其当前地址寄存器的值自动加1或减1
11. 若波特率为1200，波特率因子为16，则时钟频率应为（ ）。
搜索引擎制作A. 9.6KHZ B. 19.2KHZ C.2.4KHZ D. 4.8KHZ
12. CPU和主存之间增设高速缓存（Cache）的主要目的是（ ）。
A. 扩大主存容量 B. 解决CPU和主存之间的速度匹配问题
C. 提高存储器的可靠性 D. 以上均不对
13. 中断向量可提供（ ）
A. 被选中设备的地址 B. 传送数据的起始地址
C. 主程序的断点地址 D. 中断服务程序的入口地址
14. 3片8259A级联，最多可管理（ ）级中断。
A. 24 B. 23 C. 22 D. 21
15. 按照USB 1.0 规范，一台主机最多可连接（ ）个外设装置（含USB集线器—USB Hub）。
A. 120 B.122 C. 123 D. 127
三、填空题
1. 尽管CPU可以实现多种复杂的操作和功能，但归结起来，其工作过程可以分为三个步骤，即 ，分析指令和 。
2. 为了把下一条指令从存储器中取出，控制器通常把PC的内容加上一个数值，形成下一条指令的地址，但在遇到转移指令时，控制器则把 送入PC。
4. 控制器的基本任务就是实时地发出各种微命令信号。按照微命令信号形成方式的不同，控制器的结构可分为两种类型，即 控制器和 控制器。前者灵活性较差，但指令执行速度很快，常用于RISC结构的机器中；后者方便灵活，但指令执行速度较慢，在CISC结构的机器设计中常被采用。
5. 为了避免设置单一Cache时发生存储器访问冲突的现象，Pentium处理器包括两个8KB的Cache, 一个为 ，另一个为 。
6. 80X86 CPU通常从 引脚接收总线请求信号，若其同意放弃总线控制权，则将从 引脚发出总线响应信号。
7. 设（CS）=2500H、（DS）=2400H、（SS）=2430H、（ES）=2520H、（BP）=0200H、（SI）=0010H、（DI）=0206H，则指令“MOV AX，[BP+SI+4]”源操作数的有效地址为 ，物理地址为 ；指令“MOV AX，[DI+100H]”源操作数的有效地址为 ，物理地址为 。
8. 若中断控制器8259A的ICW2被初始化为28H，则在中断响应周期数据总线上出现的与IR5相对应的中断类型码为 。
9. 若8259A被初始化为普通中断结束方式，则必须在 时向其发出操作命令字OCW2，并令OCW2的 位为1，以使ISR的相应位清零。
10. 对局部范围的存储地址频繁访问，而对此范围以外的地址访问甚少的现象，称为 。
11. 82385是为80386系统设计的性能优良的Cache 控制器。它支持两种主存和Cache之间的映像方式，分别是 鼓芯和 。
12. 基本的总线仲裁方式有 。
四、简答题
adma1． 简要说明SRAM和DRAM 的主要特点。
2． 试比较查询方式与中断方式的工作特点。
3． 万能角钢如果82385 Cache目录中某一组目录项的内容为00009FFH（26 Bit），那么Cache中缓存的信息来自于主存的哪一页？Cache中这一组的值有效吗？哪些行有效？
1． 下面的汇编语言源程序经汇编后，发现指令“TEST [BX], 01H”有语法错，试问该指令的正确形式应该是 。
；==============================
DSEG SEGMENT
DAT DB 1,2,3,4,5,6,7,8,9
CNT DW $-DAT
DSEG ENDS
；==============================
SSEG SEGMENT
DB 256 (0)
SSEG ENDS
；==============================
CSEG SEGMENT
ASSUME DS : DSEG , SS : SSEG , CS : CSEG
START : MOV AX , DSEG
MOV DS , AX
XOR AX , AX
MOV BX , OFFSET DAT
MOV CX , CNT
LP: TEST [BX] , 01H
JZ NEXT
INC AH
ADD AL , [BX]
NEXT: INC BX
LOOP LP
MOV AH , 4CH
INT 21H
CSEG ENDS
END START
；==============================
该程序执行结束后，AX寄存器中的内容是 （用16进制表示）；若将程序中的“JZ NEXT”指令改为“JNZ NEXT”指令，则该程序执行结束后，AX寄存器中的内容是 （用16进制表示）。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议