Allegro使用技巧

Allegro使用技巧------转载

2011-10-31 14:18

1. Allegro颜设定，保存，调入和显示
1) 采用Script文件纪录板的设定（包括各层颜）
File--&
script这个命令是用来记录和调入操作用的。比较多的用处是在一开始的时候调入修改板子不同部分的颜。或者有的操作需要重复，可以记录下来，直接调用，可以方便很多。我使用比较多的是只显示一部分飞线的操作。有的时候用在两个人合作画一块板子的情况下。不过这种情况下用Sub-Drawing会比较安全和保险。 2) 用Display-->Color Property创建载入显示、不显示的颜的设定。
这项功能可以用在只显示连线，不显示同一层的铺铜的时候。
2. 如何加入不同的via
1) 用Allegro Utilities->Pad stack工具制作 2) Setup--&-->Physical (lines/vias)rule set中的按钮Name栏输入via名Add之即可(注意顶上Constraint Set Name和Subclass)
3. 如何让Allegro显示实心焊盘
Setup--> Display: Filled pads and Display drill holes
4. 如何让Allegro与Concept-HDL实现反向标注
通常的顺序是原理图（Concept-HDL）打包然后导入Allegro。不过，当我们在Allegro中改变了一些信息之后可以反向标注到原理图中。我碰到的情况是Allegro中使用的某些器件的Auto Rename之后，反向标注回原理图，使得原理图和板子能够保持一致。
具体操作如下：
1）在Allegro中File-->Export-->Logic…注意要在Export to directory中选择正确的路径。
2）在Concept-HDL中File-->Import Physical…注意要在Feedback Board中选择正确的.brd文件。
在天车电路图Allegro14.2中建议在每次修改完原理图之后习惯性的执行Project Manager中的Design Sync-->
5. 如何使用FIX
FIX是个比较有用的功能，可以把Cline、Component等保护起来。
具体操作如下：
Edit-->Properties，在Find-->Find By Name中选择需要保护的类型，点击选择需要
保护的具体内容，点击Apply选择FIX，OK.
我使用这个功能主要是在：
1）对那些decoupling capacitors进行Auto Rename之前，保护住其他电容，这样Auto Rename在反向标注回Concept-HDL的时候才不容易出错。
2）调节线长的时候，把已经修改好的信号FIX起来，防止误操作。
6. 如何使用Sub-Drawing
Sub-Drawing我个人认为非常好用。目前工作中几乎每个项目layout的时候都会用到。在两个人合作项目中，有的时候使用会极大的体现其优越性。
保存Sub-Drawing的具体操作如下：
File-->Export-->Sub-Drawing，然后在Find面板中选择需要提取的类别。比如Clines、Vias等。然后用鼠标左键框出所要提取的内容，在命令行中键入参考坐标。参考坐标的选择视具体情况而定，通常选用x 0 0。
调入Sub-Drawing的具体操作如下：
File-->Import-->Sub-Drawing，然后输入正确的坐标即可。需要注意的是，如果要做text的Sub-Drawing，必须两个.brd文件里面相应的text的参数一样，否则调入的text的大小会按照新的.brd里面的大小改变。
7. 如何方便快捷的Placement
在placement的时候通常的做法是Place-->Manually，然后把器件一个一个调出来，一个一个的输入坐标，或者先大致放下，最后再对齐调整。这两种做法都比较麻烦，效率较低。针对有的设计中器件排列相对对称的特点，可以利用Allegro的Logic-->Assign RefDes改善我们的工作。
具体操作如下：
在初期placement的时候可以从库里调出需要的封装，用copy或者ix、iy来放置，这一步操作要比一个一个器件输入坐标放置快多了。这时候所有器件的Ref Des都是U*、C*、R*等，和原理图没有对应关系。等器件都各就各位了，可以把原理图导入，然后点击Logic-->Assign RefDes，在Options的RefDes中选择器件，再点击板子上相应的器件，该器件就被赋予了原理图中的Ref Des和相应的连接关系。
8. 如何使用Auto Rename
在Layout中有的时候会需要删去一些Decoupling Capacitor等等。这些操作会使得这些数量比较多的Capacitor排列的比较没有规律。从而会给下一步BOM的制作和检查带来一定的麻烦。使用Auto Rename可以将这些同类型的器件按照一定的顺序（比如从左到右，从上到下）排列起来，这样可以极大的方便后期BOM的制作和检查。当然，如果Layout中没有删减或者添加器件，那么这一步工作可以在Placement的时候就充分考虑到。
具体操作如下：
首先将不需要Rename的器件FIX。然后选择Logic-->Auto Rename RefDes-->Rename，在弹
出的窗口里将Rename all components不选，点击下面的Attach Property, components…，这时在Find中Find By Name选择Comp (or Pin)，顺次点击需要Auto Rename的所有器件，会发现它们都转移到右边的Selected Objects里面。点击Apply，在弹出的Edit Property中选择AUTO_RENAME，点击OK，回到最初的Rename RefDes窗口。点击More…，在弹出的窗口中可以设置Auto Rename的规则。记得要把右边的Top Layer Identifier和Bottom Layer Identifier右边的T、B去掉，否则，重新生成的名字前面都会自动的加上T、B。设置好这些之后就可以Close这个窗口，点击Rename。
需要注意的是，当我们完成了这些操作之后要仔细检查一下是否误操作了一些本来不需要Rename的器件。并且，为了使板子和原理图完全对应，可以把Allegro和Concept-HDL反向标注。这一点尤其显得重要。因为Allegro在Auto Rename的时候会严格的按照顺序顺次排列下来。如果中间有某个器件删掉了，Allegro在Auto Rename的时候会顺次将序号上来。这样一来，反向标注回原理图就显得非常有必要了。
9. 如何只显示一部分飞线
在实际Layout中常常希望只显示出一部分Net的飞线，可以通过Display-->Show Rats，看清它们的相对位置，方便布线。
10. 如何在不同的区域设置不同的规则
随着我们的设计要求越来越高，设计规则的设定就显得越来越重要。Allegro在这方面可以有比较灵活的设置。
具体操作如下：
Setup--& ，在弹出的的窗口里面就可以完成需要的所有设置。
窗口最下面的Areas是用来设置区域的。
点击Add，就可以在BOARD GEOMETRY--CONSTRAINT_AREA层画一块区域。然后点击Add下面的Attach property, ，再点击刚刚画好的那块区域，就会跳出Edit Property的窗口，接下来就可以按照你的需要去设置NET_PHYSICAL_TYPE或者是NET_SPACING_TYPE 添加其value，点击OK。
注意，要记得回到Constraints里面的Assignment table里面设置Net Spacing Constraint Set。
11. 如何更新pad、via
a) Tools-->pad stack-->replace…
b) 建议在每次调用新的.brd文件的时候，使用Tools-->Padstack-->Modify ，点击Options面板右下角的Purge-->All，把不涉及本次操作的所有pad和via都删除。这样做有可能解决我们做项目曾经遇到的，器件调入之后pad会旋转90度的问题。
2. 如何设置快捷键
在命令行中直接键入alias，可以查询现有的快捷键列表。
目前已知的设置快捷键的方式有如下两种：
1) 在命令行中直接键入语句
具体操作如下：
比如要设定ctrl+1为add connect,
直接在命令行输入： alias ctrl +1 add connect
这种方法的缺点是不能够长久保存，每个新的.brd都得重新设置一次。优点是比较灵活和方便即兴添加。
2) 在C:\ pcbenv中的env文件中添加语句，保存退出后重新打开Allegro就可以使用了。
比如：alias ~A add connect alias ~Z slide alias ~Q replay aaa.scr script alias ~W replay bbb.scr script 其中aaa.scr 和bbb.scr分别是事先用Script存好的文件。而且应该放在当前的工作目录下。
注意：快捷键的设置语句应添加在“### User Preferences section”之前，才不至于在每次重新启动Cadence的时候丢失这些设定。
另外：Cadence安装目录下的env文件是系统env文件，不提倡修改。
13. 如何在Allegro中只显示连线，不显示同一层的铺铜
有的时候检查某一层的时候，既有连线又有铺铜很难检查
1) 可以将除了铺铜之外的所有线都hilight 那么就只有铺铜是Dehilight
然后使用Display-->Color Priority，关闭铺铜的那个颜这时候，这一层就只显示连线了
不过需要注意的是，这一层的via、pad、等等的颜不能和铺铜的颜一样否则将会一起不显示了
2) 可以改变shape显示的格点,在user preference editor中display选项卡,将display_shapefill一栏中的值填5～10之间的某个数(象素),这样shape在显示时就不是那么显眼了. GingerWang 6
14. 倒角Manufacture-->Dimension/Draft-->Fillet
Manufacture-->Dimension/Draft-->Fillet Radius就是倒角弧度,分别点击两条边它们的接角就会变成圆弧形了。这项功能只能用来修改line的拐角，不能修改走线的拐角。
15. 差分线的规则设置
1）pair名称：点击logic-->Assign differential pair，在net filter中选择所要设的net1,net2, 2硅酸铝纤维毡或直接在board file中点选net,在Rule Name中key入pair名称﹐点右下方的Add后会自动增加到上方的Rule Selection Area中﹐可以点Modify或Delete来修改或删除所设的pair.
2）给pair定义一个net spacing type property(规则类型),如CLK-CLK：
点Attach property, ,注意find窗口中选property而非net,再点,从左边选取先前设的pair,如CK0R-CK0R,点apply﹐ 在弹出的对话框中点net_spacing_type﹐在右边的value值中输入CLK-CLK。
3）set net spacing constrains values , 设定走线线距规则参数值：
点constraints窗口的spacing rule set下的set values,在出现的对话框中右边空格输入CLK-CLK, 点add增加到constraint set name栏。然后按guide line 设定各项spacing.

本文发布于:2024-09-23 23:30:21，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/2/314374.html

上一篇：悦动sta1052

下一篇：斐讯一键刷华硕固件

标签：器件时候设置规则设定需要显示焊盘

留言与评论（共有 0 条评论）