控制器电路、相应的系统和方法与流程

1.本说明书涉及控制器电路。
2.一个或多个实施例可以有利地但不排他地应用于汽车领域中的安全气囊系统。

背景技术：

3.高度的可配置性和并行性是安全气囊系统的一个理想特征。
4.为此，经常采用包括多个基本相同的、目前称为“安全引擎(safing engines)”的完全可配置块的处理架构。
5.这些块用于集成电路(ic)，以处理外部传感器数据。
6.各个安全引擎可以被配置为实现各种类型的过程(算法)，以便降低信号噪声。这些过程可以包括例如计数器过程(对数字信号改变状态的次数进行计数)和/或移动平均算法，其有助于实现良好的可靠性和低复杂度。
7.数字面积优化和ic成本是各种应用中可能变得至关重要的因素。例如，主要是如果使用基于触发器的标准易失性存储器来实现，用于实现所有传感器数据的移动平均值的整个存储器可能引入数字ic面积方面的显著开销。

技术实现要素：

8.一个或多个实施例可以涉及相应的系统。
9.用于汽车行业的安全气囊控制系统可以是这种系统的示例。
10.一个或多个实施例可以涉及相应的方法。
11.在一个或多个实施例中，基于ram的实现提供了相对于触发器实现的逻辑区域方面的显著节省，特别是对于大存储器尺寸。
12.在一个或多个实施例中，可以有效地消除使管理变得更加复杂和可能产生副作用的风险，从而可以避免不希望的逻辑区域开销和处理等待时间。
13.在一个实施例中，一种设备，包括：多个信号处理电路，其中，在操作中，对输入传感器数据信号进行并行处理，并产生作为传感器数据信号的当前值和过去值的函数的输出数据信号；随机存取存储器(ram)，其在操作中存储传感器数据信号的值，ram具有一组ram段；以及ram管理电路系统，具有可由多个信号处理电路访问的缓冲器，以及控制电路系统，其中控制电路系统在操作中管理在ram的段中的数据的存储和检索，管理包括执行多组存储器操作，一组存储器操作包括：读操作，在所读操作期间从ram的段中读取传感器数据信号的过去值并存储在缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。
14.在一个实施例中，一种系统包括：传感器，其在操作中产生输入传感器数据信号；多个信号处理电路，耦合到传感器，其中多个信号处理电路在操作中执行对传感器数据信号的并行处理，并产生作为传感器数据信号的当前值和过去值的函数的输出数据信号；随机存取存储器(ram)，在操作中存储传感器数据信号的值，ram具有一组ram段；以及ram管理
电路系统，具有可由多个信号处理电路访问的缓冲器，以及控制电路系统，其中控制电路系统在操作中管理ram的ram段中数据的存储和检索，管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间从ram的段读取传感器数据信号的过去值并存储在缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。
15.在一个实施例中，一种方法包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理所接收的传感器数据值在被组织成段的随机存取存储器(ram)中的存储和检索，管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间从ram的段读取传感器数据信号的过去值，并将其存储在多个信号处理电路可访问的缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。
16.在一个实施例中，一种非暂态计算机可读介质的内容使处理设备执行一种方法，该方法包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理所接收的传感器数据值在被组织成段的随机存取存储器(ram)中的存储和检索，管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间从ram的段读取传感器数据信号的过去值，并将其存储在多个信号处理电路可访问的缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。
附图说明
17.现在将仅参照附图作为示例描述一个或多个实施例，其中：
18.图1是控制器电路的框图，该控制器电路可以例如在安全气囊系统中使用，
19.图2是本说明书的基本实施例的原理的示例性电路图，
20.图3和图4是图2所示元件的可能实施例的示例，
21.图5是根据本说明书的实施例的控制电路的可能操作的示例性流程图，以及
22.图6是根据本说明书的实施例的包含控制电路的系统的示例性框图。
具体实施方式
23.在接下来的描述中，示出了一个或多个特定细节，其目的是提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下获得实施例，或者利用其他方法、组件、材料等获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，从而不会模糊实施例的某些方面。
24.在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包括关于该实施例描述的特定配置、结构或特性。因此，在本说明书的一个或多个点中可能存在的诸如“在实施例中”或“在一个实施例中”的短语不一定指同一个实施例。
25.此外，在一个或多个实施例中，特定构象、结构或特性可以以任何适当的方式组合。
26.本文使用的标题/参考标号仅仅是为了方便而提供的，因此并不定义保护的范围
或实施例的范围。
27.安全气囊系统是当今汽车行业中一个广泛的、与安全相关的应用。
28.如图1示意性所示，安全气囊系统可包括“烟火(pyrotechnic)”部分(在图1中指定为ab)，该部分包括一个或多个安全气囊，该安全气囊被配置为安装在汽车的乘客舱中(在图中不可见)，并在快速减速的情况下被点火以导致安全气囊膨胀，该快速减速可能指示汽车经历了碰撞。
29.该系统还包括控制电路系统，该控制电路系统包括主控制单元(例如微控制器单元，指定为mcu)和一组电路，例如集成电路(101、102、
…
10n，统称为10)，该集成电路被配置为并行地数字处理经由不同的传感器数据采集电路121、122、
…
、12n接收的(外部)传感器数据sd。
30.该布置旨在引起冗余处理，以便并行处理传感器数据sd(基本上经由相同的处理过程或算法)。
31.这种处理的结果(如图1中as所示的待命状态信号)用于控制所需的安全气囊操作，即在汽车经历的快速减速(例如碰撞)的情况下的安全气囊展开，一方面避免非所需的安全气囊展开，另一方面避免所需的安全气囊展开失败。
32.另外将理解，安全气囊控制系统只是实施例的各种可能应用领域之一的示例。
33.同样将理解，本文讨论的实施例主要涉及安全电路(“安全引擎”)101、102、
…
10n(在图1中被指定为整体10)的操作基础上的电路架构，而不是在基础标准上：
34.通过传感器数据采集电路接收传感器数据信号sd(图1中的块121、122、
…
、12n)，其可以以本领域技术人员本身已知的方式执行诸如(预)滤波、模数转换(adc)和传感器数据sd的其他形式的调节的动作，和/或
35.由指定为mcu的控制单元协调的受控系统(此处为安全气囊系统ab)的操作
‑‑
同样是以本领域技术人员本身已知的方式。
36.因此，对控制气囊系统的提及仅是实施例的可能应用领域的示例性而非限制性。
37.在本文讨论的实施例通常可应用于处理诸如传感器信号sd的输入信号的上下文，以期根据冗余方案可能触发一个或多个致动器(诸如气囊系统的“烟火”部分)，其中类似(实际上相同)的处理过程应用于相同的输入信号。
38.简言之，本文讨论的实施例涉及电路，其与本文的电路10的情况一样，包括一组处理单元101、102、
…
、10n，该处理单元被配置为执行输入传感器数据信号(sd，如在传感器数据采集块121、122、
…
、12n)中预处理的那样)的并行处理，并产生输出数据信号，例如传感器数据信号sd的当前值和过去值的函数。
39.输入数据(信号)具有当前值x(n)和过去值x(n-k)，
…
，x(n-(k-1)，x(n-1)和在单元或引擎101，102，
…
，10n中的(数字)处理产生输出数据信号y(n)，y(n)是输入数据的当前值和过去值的函数。
40.为了使如图1所示的系统(安全气囊系统只是这样的系统的示例)尽可能是多用途的，需要高的可配置性和并行性，其中使用诸如安全引擎101、102、
……
、10n的完全可配置块来处理适合作为集成电路实现的控制电路系统10中的传感器数据sd。
41.例如，各种安全引擎101、102、
…
、10n可以被配置为(以本领域技术人员本身已知的方式)实现不同的过程，例如，旨在降低影响“有用”传感器信号的噪声。
42.事件计数器或移动平均值是这样的过程的示例，其有助于以所需的低复杂度实现可靠性。
43.因此，数字区域优化和所得到的电路(例如集成电路)中的减少的开销(因此成本)是要考虑的因素。
44.作为示例，参考传感器数据sd的移动平均处理，可以将采样窗口长度k上的移动平均传递函数定义为(这基本上可以被视为标准定义)：
45.y(n)＝(1/k)∑x(n-i)
46.求和∑是针对i＝0,
…
,k-1。
47.通过一个简化的公式，可以将实现复杂度从k降低到2
‑‑
从(k-1)降低到每个采样的两个和(加法)：
48.y(n)＝(1/k).s(n)＝(1/k).((x(n)+ky(n-1)
–
x(n-k))＝(1/k)((x(n)+s(n-1)-x(n-k)，
49.其中，s(n)和s(n-1)表示在第n次(采样)时间的求和的当前值，而s(n-1)是在第(n-1)次(采样)时间的求和的前一个值。
50.另外要注意的是，这样的处理中涉及的存储器空间不改变，只要用于保持对于n个安全引擎101、102、
…
、10n具有位长度l的所有传感器数据所涉及的总存储器可以表示为mem[bits]＝n.k.l。
[0051]
在自定义集成电路(ic)中实现数字易失性存储器的已知方法基于触发器(ff)。然而，这种方法会在数字ic面积方面引入显著的开销。
[0052]
如图2所示，一个或多个实施例可以通过用集中的随机存取存储器或ram替换用于每个安全引擎101、102、
…
、10n的整个专用的基于ff的存储器来减少由于存储传感器数据所涉及的存储器而引起的数字区域的开销。
[0053]
图2的电路图中举例说明了这种方法。
[0054]
该图可被视为由10j(j＝1，2，
…
，n)所例示的任何安全引擎101，102，
…
，10n的可能架构的示例。
[0055]
如图2所示的架构可以配置为实现前面讨论的关系(即y(n)＝(1/k).(x(n)+s(n-1)-x(n-k))。
[0056]
在这样的架构中，来自传感器数据采集模块121、122、
…
、12n的数据的“过去”值
‑‑
即x(n-1)、
……
、x(n-(k-1)、x(n-k)
‑‑
可以存储在传感器数据存储器(随机存取存储器或ram，在图2中指定为100)，以提供(在本文考虑的示例性情况中带有负号)给加法器块1020。
[0057]
加法器块还从传感器数据采集电路系统(121，122，
…
，12n)接收(在这里考虑的示例性情况中带有正号)当前采样x(n)和值s(n-1)，即在加法器1020的输出处累积的和的先前值(在图2中表示为通过寄存器1040再循环)。
[0058]
加法器1020的输出
‑‑
即s(n)
‑‑
被施加到增益块1060(实际上是具有1/k增益因子的乘法器，或者，另外可以看到，具有等于k的除法器)以产生当前输出值y(n)。
[0059]
因此，一个或多个实施例有助于从每个专用于一个安全引擎的n个触发器存储器块传递到由所有安全引擎共享的单个ram存储器块。
[0060]
图3的示意图是图2中概述的概念的可能的实际实现的示例(即，使用ram代替等效触发器寄存器)，这有助于随着存储器大小的增加实现较低的数字面积占用。
[0061]
在图3中，参考标号101，102，
…
，10n再次指示安全引擎，该引擎被配置为通过示例实现如前面所讨论的移动平均关系。
[0062]
如上所述，实施例不限于这样的特定过程/算法：本文讨论的相同准则可以应用于其他过程/算法，例如，仅作为一个可能的示例，事件计数器(对数字信号改变状态的次数进行计数)。
[0063]
图3中的安全引擎101、102、
…
、10n可被视为包括诸如图2中的块1020、1040和1060的块，这些块被配置为对各自的输入数据集x
n_se1
,x
n_se2
,
…
,x
n_sen
(即图4中的x
n_se[1:n]
)进行操作，以产生相应的输出数据集y
n_se1
,y
n_se2
,
…
,y
n_sen
(即图4中的y
n_se[1:n]
)。
[0064]
如图3和图4所示，安全引擎101、102、
…
、10n中的处理基于数据集x
o_se1
,x
o_se2
,
…
,x
o_sen
，这些数据集包括从存储器电路系统100中检索的过去(“旧”)数据，存储器电路系统100包括多个ram存储器段(memory sections，ram存储器块本身，由所有安全引擎共享)100a，ram存储器段100a具有相关联的ram控制器(与缓冲器)100b。
[0065]
发现一个或多个实施例有利地受益于ram控制器100b，ram控制器100b被配置为管理关于ram存储器区域(段)100a的写/读访问而不引入不希望的处理等待时间。
[0066]
如图4所示，图3中所示的ram控制器100b可以被配置为包括主控制器1000b，主控制器1000b具有相关联的缓冲器1002b，缓冲器1002b控制将xo的相应值，即x
o_se[1:n]
，即包括从ram存储区域100a存储和检索的值传递到各个安全引擎101、102、
……
、10n。有利地，这可以经由循环冗余校验(crc)电路1004b发生。
[0067]
如图4所示，通过输入数据多路复用器1600b接收输入传感器数据x
n_se[1:n]
，主控制器1000b向ram存储区域100a发送读/写控制信号r/w_c以及地址信号a。
[0068]
如图4所示的布置的操作可由同步信号sync
[1:n]
控制(如可能由图1的“通用”控制器mcu生成或以本领域技术人员为此目的已知的任何方式产生)。
[0069]
例如，同步信号可以与传感器数据的源相关，并且可以在任何新数据项进来时切换。因此，它可以被解释为每个安全引擎的专用时钟。
[0070]
如图4所示，ram控制器100b被配置为对所有安全引擎101、102、
……
、10n并行地执行以下功能：
[0071]
独立管理ram存储区域100a中用于每个安全引擎的专用ram段(section)，
[0072]
在ram区域100a中存储(全部)所接收的传感器数据，从ram区域100a读取“过去的”(或“旧的”)传感器数据，作为(每个)移动平均采样窗口长度(或在安全引擎101、102、
…
、10n中执行的处理中涉及的其他参数)的函数，
[0073]
小的基于ff的缓冲区管理以减少(实际上避免)处理延迟，crc计算和校验存储在ram区域100a中的数据的传感器数据完整性，以及
[0074]
在设置单个安全引擎101、102、
…
、10n的情况下，全局ram初始化和单个会话清理。
[0075]
在如本文所示的架构中，每个安全引擎101、102、
…
、10n可以通过专用同步信号sync
[1:n]
独立地同步操作，其中主控制器1000b被配置为如图5的流程图中所例示的那样操作：
[0076]
从ram区域100a读取旧数据并将该数据存储在缓冲器1002b中；如图5中的块2000所示，这些操作有助于减少(实际上避免)后续处理的延迟，主要是在读/写操作期间发生新请求的情况下；
[0077]
在ram区域100a中写入覆盖先前加载在缓冲器1200b中的旧数据的新数据，如图5中的块2002所示，并更新用于后续(下一个)ram访问的地址，如图5中的块2004所示。
[0078]
即，如本文所例示的电路10包括随机存取存储器、例如通过控制器1006b配置以存储传感器数据信号的ram电路系统100。
[0079]
这样的ram电路系统包括一组随机存取存储器或ram段(100a)和ram管理电路系统(如图3中的块100b所示)，该ram管理电路系统包括缓冲电路1002b和控制器电路1000b，该控制器电路被配置为通过以下序列相互独立地管理该组ram段100a中的ram段：
[0080]
读取步骤(如图5中的块2000所示)，在此期间，从ram段100a读取的传感器数据信号sd的过去值被存储在缓冲电路1002b中，并使各个处理单元101、102、
…
、10n可访问，以及写入步骤(如图5中的块2002所示)，在此期间，传感器数据信号sd的当前值被写入ram段100a，覆盖在读取步骤期间存储在缓冲电路1002b中的传感器数据信号sd的过去值。
[0081]
有利地，控制器电路1000b可以被配置为利用响应于写入步骤(如图5中的块2002所示)产生(如图5中的块2004所示)用于访问ram段100a的更信号a的能力，产生用于访问ram段100a的地址信号a。
[0082]
有利地，ram管理电路系统100b可以包括耦合到该组ram存储器段100a的循环冗余码、crc计算和校验电路系统1004b。
[0083]
crc计算和校验电路系统1004b可以被配置为产生写入到一组ram存储器段100a中的传感器数据信号的crc码。这些crc码与写入到ram段100a中的各个传感器数据信号一起被耦合和存储。
[0084]
crc计算和校验电路系统1004b可以被配置为对从ram段100a读取的传感器数据信号执行crc处理。
[0085]
crc计算和校验电路块1004b的存在有助于对要存储在存储器100a中的每个数据项计算循环冗余校验(crc)，当数据从ram存储器区域(ram段100a)读取时，循环冗余校验与要校验的ram区域100a中的数据一起被存储。
[0086]
这有助于在读/写处理期间保持数据完整性，同时还防止ram段100a中不希望的比特翻转。
[0087]
如上所述，处理单元101、102、
…
、10n可以有利地配置为接收公共同步信号sync
[1:n]
，并对由公共同步信号sync
[1:n]
同步的输入传感器数据信号sd(可能如在数据采集块121、122、
…
、12n中预处理的那样)执行相互独立的并行处理。为此，指定为100b的ram管理电路系统可以包括输入数据多路复用器1006b，该输入数据多路复用器由公共同步信号sync
[1:n]
控制，并被配置为接收输入传感器数据信号并在ram管理电路系统(即1000b、1002b、1004b、100a：参见图4)内引导各个输入传感器数据信号，以便将读取步骤(图5中的块2000)和写入步骤(图5中的块2002)的序列分别应用于它们。
[0088]
有利地，ram管理电路系统100b被配置为执行：
[0089]
所有ram段100a的并发初始化，和/或
[0090]
个别ram段100a的选择性清理。
[0091]
注意到，虽然为了便于解释和理解，在此作为单独的实体表示，但图4中指定为1000b的控制器电路块实际上可以并入图1中指定为mcu的“主”控制单元中。
[0092]
在一个或多个实施例中，控制器mcu可以是与实施例不同的元件。
[0093]
这也通常适用于这里指定为ab的受控电路系统：如所指出的，虽然通过示例的方式在整个描述中提及了控制气囊系统，但一个或多个实施例不限于该可能的用途。
[0094]
本文所述的系统通常包括至少一个传感器sd，该传感器sd被配置为(例如通过连接到诸如121、122、
…
、12n的传感器数据采集块)以产生输入传感器数据信号，该输入传感器数据信号被施加到前面所述的电路10，该电路包括一组处理单元101、102、
…
、10n，处理单元被配置为执行对输入传感器数据信号的并行(数字)处理，并产生作为传感器数据信号sd的当前和过去值的函数的诸如y(n)的输出数据信号。
[0095]
如本文所述的系统(例如参见图1)包括致动器电路(再次参见图1中的块ab，其耦合到电路10以从电路10接收从信号y(n)导出的待命状态信号as，待命状态信号as被配置为作为由处理单元101、102、
…
、10n产生的输出数据信号y(n)的函数而被致动。
[0096]
例如，传感器s可以是汽车运动检测器，其被配置为根据汽车运动产生输入传感器数据信号ds，而致动器电路可以包括气囊点火电路ab，其被配置为响应于由处理单元101、102、
…
、10n产生的输出数据信号y(n)指示汽车速度的变化(这可能需要气囊致动)的事实而产生气囊展开。
[0097]
以下标识适用于图6中可见的电路块：
[0098]
501系统降压调节器，
[0099]
502系统升压调节器，
[0100]
503交换比(er)升压调节器，
[0101]
504低压差(v5)稳压器，
[0102]
505电池输入和唤醒，
[0103]
506vcc(电源)降压调节器，
[0104]
507看门狗，
[0105]
508非易失性存储器(nvm)，
[0106]
509偏置诊断和adc，
[0107]
510振荡器和监控，
[0108]
511通用输出(gpo)低端(ls)驱动器，
[0109]
512本地互连网络(lin)接口(i/f)，
[0110]
513全局配置和控制，
[0111]
514遥感器配置与控制，
[0112]
515高端(hs)安全fet稳压器和部署驱动器(图1中的ab)；这些可以是用于在安全气囊应用中提供展开驱动器的功率mosfet，
[0113]
516dc传感器i/f，以及
[0114]
517遥感器i/f。
[0115]
然而，如先前在图6中标为整体500的安全气囊控制电路系统的框架内所讨论的电路10的可能集成纯粹是示例性的，而不是对实施例的限制。
[0116]
本文所讨论的电路10通常适用于这样的使用环境，其中输入传感器数据信号例如sd被施加到电路10中的处理单元101、102、
…
、10n，并且ram管理电路系统100b被激活以通过执行读取步骤(图5中的2000)和写入步骤(图5中的2002)的顺序来相互独立地管理ram段100a。
[0117]
因此，处理单元能够执行输入传感器数据信号的并行处理，并产生作为传感器数据信号sd的当前值x(n)和过去值x(n-k)，
…
，x(n-(k-1)，x(n-1)的函数的输出数据信号y(n)。
[0118]
如图1所例示的布置的基于标准ff的实现可涉及约0.884mm2的逻辑区域占用。
[0119]
作为比较，本文讨论的基于ram的布置(ram区域加上相关联的控制器和内置测试特性-mbist)可以具有减少到0.320mm2的逻辑区域占用(当使用申请公司可用的8.848kb bcd9sl技术时)。
[0120]
注意，对于大存储器大小，这种基于ram的实现有利于相对于触发器实现节省逻辑区域。
[0121]
通过使用图4所示的特定实现，可以有效地避免使管理变得更加复杂并可能产生副作用的风险。
[0122]
这样，本文所讨论的架构不引入逻辑区域开销和处理延迟。
[0123]
在不损害基本原理的情况下，细节和实施例可以仅以示例的方式相对于所描述的内容而改变，甚至显著地改变，而不偏离保护的范围。
[0124]
一种电路(10)，可概括为包括：一组处理单元(101，102，
…
，10n)，其被配置为执行输入传感器数据信号(sd；121，122，
…
，12n)的并行处理，并产生作为所述传感器数据信号(sd)的当前((x(n))和过去(x(n-k)，
…
，x(n-(k-1)，x(n-1))值的函数的输出数据信号(y(n))；随机存取存储器ram电路系统(100)，被配置(1006b)以存储所述传感器数据信号，ram电路系统(100)包括一组ram段(100a)；ram管理电路系统(100b)，包括缓冲电路(1002b)以及控制器电路(1000b)，控制器电路被配置为通过读取步骤(2000)的序列相互独立地管理一组ram段(100a)中的ram段，在此期间，从一组ram段(100a)中的ram段读取的所述传感器数据信号(sd)的过去值被存储在所述缓冲电路(1002b)中，并使所述一组处理单元(101，102，
…
，10n)可访问；以及写入步骤(2002)，在此期间，所述传感器数据信号(sd)的当前值被写入一组ram段(100a)中的ram段，覆盖其中在读取步骤(2000)期间存储在缓冲电路(1002b)中的所述传感器数据信号(sd)的过去值。
[0125]
控制器电路(1000b)可以被配置为产生地址信号(a)，用于访问该组ram段(100a)中的ram段，并且响应于所述写入步骤(2002)，产生(2004)更信号(a)，用于访问该组ram段(100a)中的ram段。
[0126]
ram管理电路系统(100b)可以包括循环冗余码、crc计算和校验电路系统(1004b)，所述循环冗余码、crc计算和校验电路系统(1004b)耦合到一组ram存储段(100a)并被配置为产生用于写入该组ram存储段(100a)中的传感器数据信号的crc码，其中，crc码与写入该组ram段(100a)中的相应传感器数据信号耦合并存储在一起，对从该组ram段(100a)中读取的传感器数据信号执行crc处理。
[0127]
该组处理单元中的处理单元(101，102，
…
，10n)可以被配置为接收公共同步信号(sync
[1:n]
)，并对由公共同步信号(sync
[1:n]
)同步的输入传感器数据信号(sd；121、122、
…
、12n)执行相互独立的并行处理；并且ram管理电路系统(100b)可以包括输入数据多路复用器(1006b)，该输入数据多路复用器由所述公共同步信号(sync
[1:n]
)控制，并被配置为接收输入传感器数据信号(x
n_se[1:n}
)和在ram管理电路系统(1000b、1002b、1004b、100a)内引导所接收的输入传感器数据信号(x
n_se[1:n}
)中的各个输入传感器数据信号，以便将所述读取
步骤(2000)和写入步骤(2002)的序列单独施加到其上。
[0128]
ram管理电路系统(100b)可以被配置为执行ram电路系统(100)中所有ram段(100a)的并发初始化和/或ram电路系统(100)中单个ram段(100a)的选择性清理中的至少一个。
[0129]
输入传感器数据信号(sd；121，122，
…
，12n)的所述并行处理可以包括在时间窗口上移动平均处理输入传感器数据信号(sd；121，122，
…
，12n)。
[0130]
该电路可以实现为集成电路。
[0131]
一种系统可以概括为包括至少一个传感器(sd)，该传感器被配置(121，122，
…
，12n)以产生输入传感器数据信号；根据前述任何权利要求的电路(10)，该电路(10)包括一组处理单元(101，102，
…
，10n)，处理单元被配置为执行对所述输入传感器数据信号(sd；121，122，
…
，12n)的并行处理，并产生作为所述传感器数据信号(sd)的当前和过去值的函数的输出数据信号(y(n))；以及耦合(as)到所述电路(10)并被配置为根据由所述一组处理单元(101，102，
…
，10n)产生的输出数据信号(y(n))而被致动的致动器电路(ab)。
[0132]
至少一个传感器(s)可以包括汽车运动检测器(s)，汽车运动检测器被配置为产生作为汽车运动的函数的输入传感器数据信号(ds)，并且耦合到所述电路(10)的致动器电路系统(as)可以包括气囊点火电路系统(ab)，气囊点火电路系统被配置为响应于由所述一组处理单元(101，102，
…
，10n)产生的指示汽车速度变化的所述输出数据信号(y(n))，产生气囊展开。
[0133]
一种操作电路(10)或系统的方法可以概括为包括将输入传感器数据信号(sd)施加到电路(10)中的所述一组处理单元(101，102，
…
，10n)，激活所述ram管理电路系统(100b)以通过执行读步骤(2000)和写步骤(2002)的所述序列来相互独立地管理所述一组ram段(100a)中的ram段，其中所述处理单元(101，102，
…
，10n)执行对输入传感器数据信号(sd；121，122，
…
，12n)的并行处理，并产生作为所述传感器数据信号(sd)的当前值(x(n))和过去值(x(n-k)，
…
，x(n-(k-1)，x(n-1))的函数的输出数据信号(y(n))。
[0134]
在一个实施例中，一种设备，包括：多个信号处理电路，其中，在操作中，对输入传感器数据信号进行并行处理，并产生作为所述传感器数据信号的当前值和过去值的函数的输出数据信号；随机存取存储器(ram)，其在操作中存储传感器数据信号的值，所述ram具有一组ram段；以及ram管理电路系统，具有可由所述多个信号处理电路访问的缓冲器，以及控制电路系统，其中所述控制电路系统在操作中管理在所述ram的段中的数据的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间，从ram的段中读取传感器数据信号的过去值并存储在缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。在一个实施例中，控制电路系统在操作中：生成用于访问ram的ram段的地址信号；并且响应于写操作，更新地址信号以访问ram的ram段。在一个实施例中，ram管理电路系统包括耦合到ram的循环冗余码(crc)电路，其中crc电路在操作中：为在写操作期间写入到ram存储段的传感器数据信号生成crc码，其中所生成的crc码与写入到ram段的相应传感器数据信号一起存储；对在读操作期间从ram段读取的传感器数据信号执行crc处理。在一个实施例中，一组信号处理电路中的信号处理电路在操作中接收公共同步信号，并对由公共同步信号同步的输入传感器数据信号执行相互独立的并行处理，并且ram管理电路系
统包括由所述公共同步信号控制的输入数据多路复用器，该输入数据多路复用器被配置为接收输入传感器数据信号，并在ram管理电路系统内引导所接收的输入传感器数据信号中的各个输入传感器数据信号。在实施例中，ram管理电路系统在操作中执行：并发初始化ram中的所有ram段；或者选择性地清理ram中的单个ram段。在一个实施例中，输入传感器数据信号的所述并行处理包括生成输入传感器数据信号的移动窗口平均值。在一个实施例中，该设备包括集成电路，集成电路包括多个信号处理电路和ram管理电路系统。在一个实施例中，集成电路包括ram。
[0135]
在一个实施例中，一种系统包括：传感器，其在操作中产生输入传感器数据信号；多个信号处理电路，耦合到传感器，其中多个信号处理电路在操作中执行对传感器数据信号的并行处理，并产生作为所述传感器数据信号的当前值和过去值的函数的输出数据信号；随机存取存储器(ram)，在操作中存储传感器数据信号的值，所述ram具有一组ram段；和ram管理电路系统，具有可由多个信号处理电路访问的缓冲器，以及控制电路系统，其中控制电路系统在操作中管理ram的ram段中数据的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间，从ram的段读取传感器数据信号的过去值并存储在缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。在一个实施例中，该系统包括：耦合到所述多个信号处理电路的致动器，其中所述致动器基于由所述多个信号处理电路产生的输出数据信号进行致动。在一个实施例中，传感器包括汽车运动检测器，其在操作中作为汽车运动的函数产生传感器数据信号，并且致动器包括气囊点火电路，其在操作中响应于由所述多个信号处理电路产生的指示事故的所述输出数据信号产生气囊展开控制信号。
[0136]
在一个实施例中，一种方法包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理所接收的传感器数据值在被组织成段的随机存取存储器(ram)中的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间，从ram的段读取传感器数据信号的过去值，并将其存储在多个信号处理电路可访问的缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。在一个实施例中，管理所接收的传感器数据的存储和检索包括：生成地址信号以访问ram的段；以及响应于一组存储器操作的写操作，更新地址信号以访问ram的段。在一个实施例中，管理所接收的传感器数据的存储和检索包括：为在写操作期间写入ram存储段的传感器数据信号生成crc码，其中所生成的crc码与写入ram段的相应传感器数据信号一起存储；对在读操作期间从ram段读取的传感器数据信号执行crc处理。在一个实施例中，该方法包括使用公共同步信号来同步多个信号处理电路的操作。在一个实施例中，该方法包括并发地初始化ram中的所有段。在一个实施例中，该方法包括选择性地初始化ram中的ram中的一个或多个个别段。在一个实施例中，生成输出数据包括生成输入传感器数据信号的移动窗口平均值。
[0137]
在一个实施例中，非暂态计算机可读介质的内容使处理设备执行一种方法，该方法包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理所接收的传感器数据值在被组织成段的随机存取存储
器(ram)中的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在读操作期间从ram的段读取传感器数据信号的过去值，并将其存储在多个信号处理电路可访问的缓冲器中；以及写操作，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的ram的段，覆盖存储在ram的段中的传感器数据信号的过去值。在一个实施例中，管理所接收的传感器数据的存储和检索包括：生成地址信号以访问ram的段；以及响应于一组存储器操作的写操作，更新地址信号以访问ram的段。在一个实施例中，内容包括由处理设备执行的指令。
[0138]
一些实施例可以采取计算机程序产品的形式或包括计算机程序产品。例如，根据一个实施例，提供了一种计算机可读介质，其包括适于执行上述方法或功能中的一个或多个的计算机程序。介质可以是物理存储介质，例如只读存储器(rom)芯片，或者诸如数字通用盘(dvd-rom)、光盘(cd-rom)、硬盘、存储器、网络或便携式媒体物品的盘，以便由适当的驱动器或经由适当的连接读取，包括编码在存储在一个或多个这样的计算机可读介质上的一个或多个条形码或其他相关代码中并可由适当的读取器设备读取。
[0139]
此外，在一些实施例中，一些或全部方法和/或功能可以以其他方式实现或提供，例如至少部分地在固件和/或硬件中，包括但不限于一个或多个专用集成电路(asic)、数字信号处理器、分立电路、逻辑门、标准集成电路、控制器(例如，通过执行适当的指令，并包括微控制器和/或嵌入式控制器)、现场可编程门阵列(fpga)、复杂可编程逻辑器件(cpld)等，以及采用rfid技术的器件及其各种组合。
[0140]
以上描述的各种实施例可以组合以提供进一步的实施例。可以根据上述详细描述对实施例进行这些和其他改变。一般而言，在所附权利要求中，所使用的术语不应被解释为将权利要求局限于说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求所享有的全部等同物范围。因此，权利要求不受本公开的限制。

技术特征：

1.一种设备，包括：多个信号处理电路，所述多个信号处理电路在操作中执行输入传感器数据信号的并行处理，并且产生作为所述传感器数据信号的当前值和过去值的函数的输出数据信号；随机存取存储器ram，所述随机存取存储器ram在操作中存储所述传感器数据信号的值，所述ram具有一组ram段；以及ram管理电路系统，具有控制电路系统和能够由所述多个信号处理电路访问的缓冲器，其中所述控制电路系统在操作中管理在所述ram的段中的数据的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在所述读操作期间，传感器数据信号的过去值从所述ram的段被读取，并被存储在所述缓冲器中；以及写操作，在所述写操作期间，传感器数据信号的当前值被写入在所述读操作期间读取的所述ram的所述段中，覆盖存储在所述ram的所述段中的传感器数据信号的所述过去值。2.根据权利要求1所述的设备，其中所述控制电路系统在操作中：生成用于访问所述ram的ram段的地址信号；并且响应于所述写操作，更新用于访问所述ram的所述ram段的地址信号。3.根据权利要求1所述的设备，其中所述ram管理电路系统包括耦合到所述ram的循环冗余码crc电路系统，其中所述crc电路系统在操作中：为在写操作期间写入ram存储段中的所述传感器数据信号生成crc码，其中所生成的crc码与写入所述ram段中的相应传感器数据信号一起被存储；对在读操作期间从ram段读取的所述传感器数据信号执行crc处理。4.根据权利要求1所述的设备，其中一组信号处理电路中的所述信号处理电路在操作中接收公共同步信号，并且对由所述公共同步信号同步的所述输入传感器数据信号执行相互独立的并行处理，并且所述ram管理电路系统包括输入数据多路复用器，所述输入数据多路复用器由所述公共同步信号控制，并且被配置为接收输入传感器数据信号，并且在所述ram管理电路系统内引导所接收的输入传感器数据信号中的各个输入传感器数据信号。5.根据权利要求1所述的设备，其中所述ram管理电路系统在操作中执行：所述ram中的所有所述ram段的并发初始化；或者所述ram中的各个ram段的有选择的清理。6.根据权利要求1所述的设备，其中输入传感器数据信号的所述并行处理包括：生成输入传感器数据信号的移动窗口平均值。7.根据权利要求1所述的设备，包括集成电路，所述集成电路包括所述多个信号处理电路和所述ram管理电路系统。8.根据权利要求7所述的电路，其中所述集成电路包括所述ram。9.一种系统，包括：传感器，所述传感器在操作中产生输入传感器数据信号；多个信号处理电路，耦合到所述传感器，其中所述多个信号处理电路在操作中执行传感器数据信号的并行处理，并且产生作为所述传感器数据信号的当前值和过去值的函数的输出数据信号；
随机存取存储器ram，所述ram在操作中存储所述传感器数据信号的值，所述ram具有一组ram段；以及ram管理电路系统，具有控制电路系统和能够由所述多个信号处理电路访问的缓冲器，其中所述控制电路系统在操作中管理所述ram的所述ram段中的数据的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在所述读操作期间，传感器数据信号的过去值被从所述ram的段读取并且被存储在所述缓冲器中；以及写操作，在所述写操作期间，传感器数据信号的当前值被写入在所述读操作期间读取的所述ram的所述段中，覆盖存储在所述ram的所述段中的传感器数据信号的所述过去值。10.根据权利要求9所述的系统，包括：致动器，耦合到所述多个信号处理电路，其中所述致动器基于由所述多个信号处理电路产生的所述输出数据信号进行致动。11.根据权利要求10所述的系统，其中：所述传感器包括汽车运动检测器，所述汽车运动检测器在操作中产生作为汽车运动的函数的传感器数据信号，并且所述致动器包括气囊点火电路相同，所述气囊点火电路系统在操作中响应于由所述多个信号处理电路产生的所述输出数据信号指示事故而产生气囊展开控制信号。12.一种方法，包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理在被组织成段的随机存取存储器ram中所接收的传感器数据值的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在所述读操作期间，传感器数据信号的过去值被从所述ram的段读取，并且被存储在能够由所述多个信号处理电路访问的缓冲器中；以及写操作，在所述写操作期间，传感器数据信号的当前值被写入在所述读操作期间读取的所述ram的所述段，覆盖存储在所述ram的所述段中的传感器数据信号的所述过去值。13.根据权利要求12所述的方法，其中所述管理所接收的传感器数据的存储和检索包括：生成用于访问所述ram的段的地址信号；以及响应于一组存储器操作的写操作，更新用于访问所述ram的段的地址信号。14.根据权利要求12所述的方法，其中所述管理所接收的传感器数据的存储和检索包括：为在写操作期间写入ram存储段的所述传感器数据信号生成crc码，其中所生成的crc码与写入所述ram段的相应传感器数据信号一起被存储；对在读操作期间从ram段读取的所述传感器数据信号执行crc处理。15.根据权利要求12所述的方法，包括：使用公共同步信号对所述多个信号处理电路进行同步操作。16.根据权利要求12所述的方法，包括：同时初始化所述ram中的所有段。
17.根据权利要求12所述的方法，包括：选择性地初始化所述ram的一个或多个单独段。18.根据权利要求12所述的方法，其中生成所述输出数据包括：生成输入传感器数据信号的移动窗口平均值。19.一种非暂态计算机可读介质，具有使处理设备执行方法的内容，所述方法包括：接收传感器数据；使用并行操作的多个信号处理电路生成作为当前和过去传感器数据值的函数的输出数据；以及管理被组织成段的随机存取存储器ram中所接收的传感器数据值的存储和检索，所述管理包括执行多组存储器操作，一组存储器操作包括：读操作，在所述读操作期间，传感器数据信号的过去值被从所述ram的段读取，并且被存储在能够由所述多个信号处理电路访问的缓冲器中；以及写操作，在所述写操作期间，传感器数据信号的当前值被写入在所述读操作期间读取的所述ram的所述段，覆盖存储在所述ram的所述段中的传感器数据信号的所述过去值。20.根据权利要求19所述的非暂态计算机可读介质，其中所述管理所接收的传感器数据的存储和检索包括：生成用于访问所述ram的段的地址信号；以及响应于一组存储器操作的写操作，更新用于访问所述ram的段的地址信号。21.根据权利要求19所述的非暂态计算机可读介质，其中所述内容包括由所述处理设备执行的指令。

技术总结

公开了控制器电路、相应的系统和方法。一种设备，包括信号处理电路、RAM和RAM管理电路系统。信号处理电路产生作为传感器数据信号的当前值和过去值的函数的输出数据信号。RAM被组织成一组存储传感器数据信号值的RAM段。RAM管理电路系统具有多个信号处理电路可访问的缓冲器，并通过执行一组存储器操作来管理RAM段中数据的存储和检索。一组存储器操作包括读操作和写操作，在读操作期间，传感器数据信号的过去值从RAM的段中读取并存储在缓冲器中，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的RAM的段中。在读操作期间读取的RAM的段中。在读操作期间读取的RAM的段中。