具有逐步复位能力的NVM突触元件的制作方法

具有逐步复位能力的nvm突触元件

背景技术：

1.本发明总体上涉及存储器装置，并且具体涉及具有逐步复位能力的非易失性存储器突触元件。
2.使用非易失性存储器(nvm)的模拟乘法-加法加速器作为实现非常低的功耗的方式已经引起了极大的兴趣。为了在模拟乘法-加法加速器中的模拟突触元件中使用，不同nvm类型(诸如相变存储器(pcm)、电阻式随机存取存储器(rram)、磁阻式随机存取存储器(mram)等)正处于严肃的研究中。尽管每个nvm类型具有优点和缺点，mram的显著优点是允许对称的设置(电导率率增加)/复位(电导率率减小)操作。
3.然而，当使用mram作为模拟突触元件时，存在以下问题：当应用设置操作时，设置操作有时超过其上限，并且不容易减小电导率率。使用静磁场的常规reset方法具有以下缺点：(1)强磁场是必要的；以及(2)reset方法被强制应用于所有突触元件。
4.此外，当mram用作模拟突触元件时，(1)其不能集成到大规模集成(lsi)电路中，以及(2)reset操作不能与所选突触元件一起应用(但是必须应用于所有突触元件)。

技术实现要素：

5.根据本发明的实施例，提供一种模拟磁阻随机存取存储器(mram)单元。所述模拟mram单元包含磁性自由层，所述磁性自由层具有第一畴(domain)、第二畴及畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。所述模拟mram单元进一步包含磁性钉扎层。模拟mram单元还包含磁性自由层与磁性钉扎层之间的绝缘隧道势垒。模拟mram单元另外包含邻近于磁性自由层定位的电极，所述电极经配置以通过供应电流来产生热以减小磁性自由层的电导率率。
6.在本发明的一个或多个实施例中，模拟mram单元包括在突触元件中。
7.在本发明的一个或多个实施例中，该电极仅降低多个突触元件中的突触元件的磁性自由层的电导率率。
8.在本发明的一个或多个实施例中，该模拟mram进一步包括选择电路，该选择电路被配置为从该多个突触元件中仅选择用于电导率率减小的该突触元件。
9.在本发明的一个或多个实施例中，电极被配置成通过提供电流来产生热量，以减小磁性自由层的电导率率，从而使磁性自由层的至少一部分的磁化方向随机化。
10.在本发明的一个或多个实施例中，从电极产生热量仅在形成存储器阵列的多个mram单元当中的模拟mram单元中产生局部磁场。
11.根据本发明的其他方面，提供一种用于复位模拟mram的方法。所述方法包含检测所述模拟mram的磁性自由层的状态。所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。检测状态基于第一和第二磁化方向被对准并且畴壁被移除。该方法还包括向电极提供电流以产生热量以使单元的磁化随机化，以及响应于第
一和第二磁化方向对齐并且畴壁被移除而将磁转矩施加到磁性自由层的至少被加热部分以使被加热部分的磁化方向反转并形成畴壁。
12.在一个或多个实施例中，该方法还包括向选择电路施加一个或多个控制信号，该选择电路被配置成仅从多个nvm中为电导率率降低选择模拟nvm。
13.根据本发明的又一些实施例，提供一种模拟磁阻随机存取存储器(mram)。所述mram包含多个mram单元。所述多个单元中的每包括磁性自由层，所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。所述多个单元中的每一者进一步包含磁性钉扎层。所述多个单元中的每一者还包含所述磁性自由层与所述磁性钉扎层之间的绝缘隧道势垒。多个单元中的每另外包括邻近磁性自由层定位的电极，该电极被配置为通过供应电流来产生热以减小磁性自由层的电导率率。
14.在本发明的一个或多个实施例中，其中多个mram单元中的每一者耦合到用于加热多个mram单元中的选定一者或一者以上的电极的相应热选择电路。
15.在本发明的一个或多个实施例中，多个模拟mram单元中的每一个包括在多个突触元件中的相应突触元件中。
16.在本发明的一个或多个实施例中，该电极降低该多个突触元件中的仅选定突触元件的该磁性自由层的电导率率。
17.在本发明的一个或多个实施例中，该模拟mram单元进一步包括选择电路，该选择电路被配置成用于针对电导率率降低来选择该多个突触元件中的一个或多个但少于全部。
18.根据本发明的又一方面，提供一种用于复位具有多个mram单元的模拟磁阻随机存取存储器(mram)的方法。所述方法包含检测所述多个mram单元中的每一者的磁性自由层的状态。所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。检测状态基于第一和第二磁化方向被对准并且畴壁被移除。该方法还包括响应于检测到第一和第二磁化方向被对准并且畴壁被移除而选择多个mram单元中的一个或多个用于复位操作。所述方法还包含：将电流供应到所述多个mram单元中的所述选定一者或一者以上的电极以产生热量以使所述单元的所述磁化随机化；以及将磁性扭矩施加到磁性自由层的至少经加热部分以使所述经加热部分的所述磁化方向反转且形成所述畴壁。
19.从以下将结合附图阅读的对其说明性实施例的详细描述，这些和其他特征和优点将变得显而易见。
附图说明
20.以下描述将参考以下附图提供优选实施例的细节，其中：
21.图1是示出可应用本发明的模拟mram单元的四个示例性导电状态的示意图；
22.图2是示出根据本发明的实施例的示例性模拟mram单元的框图；
23.图3是根据本发明的实施例的示范性模拟mram单元的示意图；
24.图4是示出了根据本发明实施例的用于对所选非易失性存储器(nvm)元件执行逐步复位的示例性方法的流程图；
25.图5是示出根据本发明的实施例的示例性模拟mram单元的框图；
26.图6是示出根据本发明的实施例的模拟mram单元的示例性结构的框图；
27.图7是示出根据本发明的实施方式的示例性神经网络单元计算的框图；
28.图8是示出根据本发明的实施例的使用nvm的示例性模拟乘加操作的框图；
29.图9是示出根据本发明的实施例的示例性两层感知器的框图；
30.图10是示出了根据本发明实施例的使用多个nvm的示例性模拟乘加操作的框图；
31.图11示出了根据本发明的实施方式的可以应用本发明的示例性计算装置；
32.图12是示出了根据本发明的实施方式的示例性人工神经网络(ann)架构的框图；以及
33.图13是示出了根据本发明的一个实施例的示例性神经元的框图。
具体实施方式
34.本发明的实施例涉及具有逐步复位能力的非易失性存储器突触元件。
35.本发明的实施例能够对所选择的一个或多个突触元件与所有突触元件施加逐步复位操作，如上述现有技术复位方法所要求的。
36.本发明的实施例涉及将电极放置在磁性自由层上或毗邻该磁性自由层放置，以便在所选突触元件(具有该磁性自由层)中产生热量，并且使电极被放置或毗邻的磁性自由层的边缘中的磁化随机化。
37.本发明的实施例可以用于深度学习。
38.本发明的实施例可以集成到大规模集成(lsi)电路中。通过利用所选择的导线施加电信号可以实现发热和施加磁扭矩。
39.本发明的实施例可以应用于基于安培定律和自旋转移矩原理的复位操作。
40.本发明的实施例可应用于垂直磁化的mram以及水平磁化的mram。
41.为了清楚地描述本发明，现在将给出关于mram单元的简要描述。
42.mram中的数据由磁性存储元件存储。元件由两个铁磁板形成，每个铁磁板可保持磁化，由薄绝缘层隔开。两个板中的一个是设置为特定极性的永磁体；另外一块板的磁化可以改变以匹配外部场的磁化以存储存储器。该配置被称为磁性隧道结并且是mram位的最简单结构。存储器装置由这种“单元”的网格构建。
43.最简单的读取方法通过测量电池的电阻来实现。(通常)通过对相关联的晶体管供电来选择特定单元，该相关联的晶体管将电流从电源线通过该单元切换到地。由于隧道磁阻，单元的电阻随着两个板中的磁化的相对取向而改变。通过测量所产生的电流，可以确定任何特定单元内部的电阻，并且由此确定可写板的磁化极性。通常，如果两个板具有相同的磁化对准(低电阻状态)，则这被视为表示“1”的值，而如果对准反平行，则电阻将更高(高电阻状态)并且这表示“0”的值，尽管应当理解的是，本发明具体针对来自具有逐步复位电阻变化的nvm的模拟输出，例如，关于使用模拟nvm的多乘-加法操作。
44.此外，为了清楚地描述本发明，现在将给出关于可以应用本发明的mram单元的特定条件的简要描述。该条件涉及在不存在本发明的情况下使得mram单元的电导率率降低相当困难的电荷分布。
45.参见图1，示出了可应用本发明的模拟mram单元190的四个示范性导电状态110、120、130和140。图1的实例涉及垂直磁化的mram的情况。
46.模拟mram单元190包含合成反铁磁部分191、隧道势垒层192、磁性自由层193和磁畴壁194。
47.如右侧的箭头181所示，随着从第一电导率率状态110开始并向上行进通过第四电导率率状态140的每个状态，电导率率增加。
48.合成反铁磁部分191包括在第二层191b上方的第一层191a。在电导率率状态110至140的每一个中可见，第一层191a和第二层191b具有相反的磁方向。
49.反铁磁性是固体(例如氧化锰(mno))中的一种类型的磁性，其中表现为微小磁体的相邻离子(在这种情况下是锰离子，mn
2+
)在相对低的温度下自身自发地对准成遍及材料的相反的或反平行的安排，这样使得它几乎不展现出总体的外部磁性。在除了一些离子固体之外还包括某些金属和合金的反铁磁性材料中，来自定向在一个方向上的磁性原子或离子的磁性被在相反方向上对齐的该组磁性原子或离子抵消。
50.隧道势垒层192是合成反铁磁部分191与磁性自由层193之间的绝缘势垒。电子通过量子隧穿穿过隧道势垒层，从而在磁性自由层193上施加磁场。
51.虽然合成反铁磁部分191的第一层191a和第二层191b具有固定的磁极性，但是磁性自由层193具有可变的磁极性。在施加适当强度的磁场时，磁性自由层193切换极性，从而产生两种不同的状态：平行、低电阻状态；和反平行、高电阻状态。因此，合成反铁磁部分191的第一层191a和第二层19b被认为是磁性的“硬”，而磁性自由层193被认为是磁性的“软”。当磁性层反平行时，电阻高于当它们对齐时的电阻。
52.位于磁性自由层中的磁畴壁194将在第一方向上定向的磁性原子或离子与在与第一方向相反的第二方向上定向的磁性原子或离子分开。
53.在第一导电状态110、第二电导率率状态120和第三电导率率状态130中，在磁性自由层193中存在沿第一方向和第二方向取向的磁性原子或离子的混合。
54.然而，在第四电导率率状态140中，在第一和第二方向中的单个方向上仅存在与邻近磁性自由层193的第二层191b中的磁原子或离子的方向匹配的磁原子或离子。因而，一旦模拟mram单元190处于第四电导率率状态140中，便不容易减小电导率率。
55.由此，需要nvm突触元件，其具有逐渐的复位能力，尤其是在第四电导率率状态140中具有降低电导率率的能力。本发明满足上述需要。
56.参见图2，示出了根据本发明实施例的示范性模拟mram单元200。图2的实例涉及垂直磁化的mram的情况。
57.模拟mram单元200包括磁性钉扎层291、绝缘隧道势垒层292、磁性自由层293、磁畴壁(未示出，对应于由于在磁性自由层293中仅在一个定向上存在电荷而缺乏这种磁畴壁的第四电导率率状态140)和电极295。
58.磁性钉扎层291包含第一层291a和安置于第一层292b下方的第二层291b。磁性钉扎层291由反铁磁性材料形成。可在磁性钉扎层291中使用的示范性反铁磁性材料包括但不限于钼(copt)、钌(ru)、钽(ta)、硼铁(feb)等中的任一者。当然，可以使用其他材料。在本文的一些实施例中，ru(或其他反铁磁性材料)的中间层可以设置在第一层291a与第二层291b之间。顶部钉扎层291a经由与非磁性层(例如，ru)的层间交换耦合而与底部钉扎层291b反铁磁性耦合。中间层的目的是使用反铁磁层间交换耦合效应，其防止由被钉扎层的稳定性不足引起的读/写干扰。实际上，不能去除中间层，因为中间层的去除将导致钉扎层的稳定
性不足。作为中间层，通常使用ru或铱(ir)。
59.绝缘隧道阻挡层292由氧化镁(mgo)等中的任意形成，但不限于此。当然，可以使用其他材料。
60.磁性自由层293是由但不限于任何铁硼(feb)、钽(ta)等形成。当然，可以使用其他材料。
61.磁畴壁在存在时形成在具有不同磁畴方向的相邻部分中。
62.电极295由导体形成。在实施例中，电极295可由金属形成。当然，金属可以包括但不限于氮化钛(tin)、镍铬合金、铁铬铝合金(kanthal)和铜铬合金，当然，可以使用其他材料。
63.mram单元200具有由将电极295放置在磁性自由层293上或其附近提供的逐步复位能力。具体地，磁性自由层293的边缘293e被电极295加热以随机地磁化边缘293e。由此，能够降低电导率率。
64.参见图3，示出了根据本发明的一个实施例的示范性模拟mram单元300。
65.模拟mram单元300包含存储器装置301、第一金属氧化物半导体场效应晶体管(mosfet)311、第二mosfet312、第三mosfet313、第四mosfet314、一组垂直定向的控制线321和一组水平定向的控制线322。
66.存储器装置301包括以下输入：
67.rl：读取线输入
68.wl：写入线输入
69.cm：普通
70.heat：热输入
71.垂直定向的控制线321的集合包括以下：
72.rcs：读取列选择
73.rwc1：读写列线
74.wcs：写入列选择
75.htcl：热柱管线
76.水平定向的控制线322的集合包括以下：
77.rrl：读取行线
78.wrl：写入行线
79.rws：读写行选择
80.hts：热选择
81.参照图4，示出了根据本发明实施例的用于对所选非易失性存储器(nvm)元件执行逐步复位的示例性方法400。在实施例中，所选择的nvm元件是nvm突触元件。
82.在框410处，检测mram的磁性自由层的状态。所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。检测状态基于第一和第二磁化方向被对准并且畴壁被移除。在实施例中，基于指示没有畴壁的单个磁方向的磁性自由层的检测到的电导率率来实现检测。
83.在框420，确定检测状态是否指示第一和第二磁化方向对齐并且畴壁被移除。如果
是，则进行框430。否则，返回到框410。
84.在框430，使用一个或多个选择信号来选择突触元件。在涉及图3的实施例中，通过选择hts/htcl来选择突触元件。
85.在框440，使用一个或多个复位信号施加逐步复位，以向电极供应电流，以产生热量，以使单元的磁化(在磁性自由层中靠近电极的位置处)随机化，并且向磁性自由层的至少加热部分施加磁扭矩，以使加热部分的磁化方向反转并形成畴壁。可以通过施加短持续时间的电流脉冲来控制热量。例如，可以施加50-100ns的100ua的电流。当然，取决于实现，可应用其他振幅、持续时间和波类型。在涉及图3的实施例中，通过选择wrl/wcs和rwrs/rwcl施加逐步复位。reset被描述为逐渐的，因为reset可以被施加到磁性自由层293的加热部分。
86.参见图5，示出了根据本发明实施例的示范性模拟mram单元500。与先前的图2和图3以及随后的图6的实例相比，图5的实例涉及水平磁化的mram的情况。
87.模拟mram单元500包括磁性钉扎层591(由层591a和591b形成)、绝缘隧道势垒层592、磁性自由层593、磁畴壁(未示出，对应于在磁性自由层593中仅在一个定向上存在电荷而缺乏这种磁畴壁的第四电导率率状态140)和电极595。
88.参考图6，示出了根据本发明实施例的模拟mram单元600的示例性结构601。图6的实例涉及垂直磁化的mram的情况。
89.结构601包括合成反铁磁材料的钉扎层691(由层691a和691b形成)、绝缘隧道势垒692、磁性自由层693、磁畴壁694、以及电极695。结构601还包括写入线(wl)611、读取线(rl)612和cm 613。电极695由一端连接到电源而另一端接地的加热线621加热。
90.wl 611可以由例如但不限于铜、铝等的材料形成。
91.rl 612可由例如但不限于铜、铝等的材料形成。
92.cm 613可由例如但不限于铜、铝等的材料形成。
93.加热线621可由任何合适的导体形成，包括但不限于铜、铝等。
94.如所描绘，经由加热线621对电极695的加热引起邻近电极695的磁原子或离子的随机化，因此引起模拟mram单元600的电导率率的减少。
95.由此，可以从第四电导率率状态140中取出模拟nvm 600，使得在磁性自由层693中的磁原子或离子中存在取向方向的混合。该混合包含具有第一方向的第一畴631、具有与第一方向相反的第二方向的第二畴632、以及用于将第一畴631与第二畴632分开的畴壁633。如可以看到的，这样的加热可以导致将模拟nvm600置于第二电导率率状态120中，其中此处在图6中示出的电荷分布类似于图1中示出的电荷分布。
96.本发明的实施例可以用于神经网络单元计算。参照图7，示出了根据本发明实施方式的示例性神经网络单元计算700。该计算涉及模拟输出。可使用根据本发明的实施例配置的一个或多个nvm来执行神经网络单元计算700。
97.到神经网络单元计算700的输入包括：x1；x2；x3；和x4，其中xi是输入向量的第i个特征的值。神经网络单元计算700的输出是z。激活功能是f(u)，
98.其中
99.u＝w1x1+w2x2+w3x3+w4x4100.z＝f(u)，
101.wi表示第i个权重。
102.本发明的实施例可以用于使用nvm的模拟乘法-加法操作。参考图8，示出了根据本发明实施例的使用nvm 801的示例性模拟乘加操作800。
103.nvm 801耦合到电压源v和电流源i。
104.对nvm的输入包括：x1；x2；x3；和x4，其中，xi是输入向量的第i个特征的值。
105.通过第i个元件(晶体管)的电流等于ii＝gixiv，
106.其中
107.gi表示第i个元素的第i电导率率值。
108.以下等式适用：
109.i＝i1+i2+i3+i4110.i1＝g1x1111.i2＝g2x2112.i3＝g3x3113.i4＝g4x4114.i＝(g1x1+g2x2+g3x3+g4x4)v
115.本发明的实施例可以用于两层感知器。参考图9，示出了根据本发明的一个实施例的示例性两层感知器900。感知器900提供模拟输出。
116.两层感知器900的输入包括：x1；x2；x3；和x4，其中，xi是输入向量的第i个特征的值。神经网络单元计算700的输出是z1，z2，z3。对z1激活函数是f(u1)，
117.对z2激活函数是f(u2)，，
118.对z3激活函数是f(u3)，，
119.其中
120.u1＝w
11
x1+w
12
x2+w
13
x3+w
14
x4121.u2＝w
21
x1+w
22
x2+w
23
x3+w
24
x4122.u3＝w
31
x1+w
32
x2+w
33
x3+w
34
x4123.以及w
ij
表示第j个特征向量的第i个权重。
124.本发明的实施例可用于与多个nvm的模拟乘法-加法操作。参照图10，示出了根据本发明的一个实施例的使用多个nvm1011至1013的示例性模拟乘法-加法操作1001-1003。
125.第一模拟乘法-加法运算1001涉及电导率率g
11
、g
12
、g
13
和g
14
。
126.第二模拟乘法-加法运算1002涉及电导率率g
21
、g
22
、g
23
和g
24
。
127.第三模拟乘法-加法运算1003涉及电导率率g
31
、g
32
、g
33
和g
34
。
128.通过第i个元件(晶体管)的电流等于ii＝g
ij
xiv，
129.其中
130.g
ij
表示第j列的第i电导率率值。
131.以下等式适用：
132.i＝i1+i2+i3133.i1＝(g
11
x1+g
12
x2+g
13
x3+g
14
x4)v
134.i2＝(g
21
x1+g
22
x2+g
23
x3+g
24
x4)v
135.i3＝(g
31
x1+g
32
x2+g
33
x3+g
34
x4)v
136.在实施方式中，独立地使用i1、i2和i3(即，不计算i)。
137.参考图11，示出了根据本发明实施方式的示例性计算装置1100。计算装置1100被配置为深度学习并且包括存储器130中的nvm突触元件130a，其中nvm突触元件具有逐渐的复位能力。特别地，nvm突触元件能够选择性地重置(例如，nvm突触单元的集合的子集)，并且可以降低电导率率，即使当所选择的突触元件处于电导率率状态140中时。
138.计算装置1100可以具体化为能够执行本文中所描述的功能的任何类型的计算或计算机装置，包括但不限于计算机、服务器、基于机架的服务器、刀片服务器、工作站、台式计算机、膝上型计算机、笔记本计算机、平板计算机、移动计算装置、可穿戴计算装置、网络装置、web装置、分布式计算系统、基于处理器的系统和/或消费电子装置。另外或可替代地，计算装置200可以被具体化为物理分离的计算装置的一个或多个计算滑板、存储器滑板、或其他机架、滑板、计算底盘、或其他部件。如图11所示，计算装置1100说明性地包括处理器1110、输入/输出子系统1120、存储器1130、数据存储装置1140和通信子系统1150，和/或通常在服务器或类似计算装置中发现的其他组件和装置。当然，在其他实施例中，计算装置1100可包括其他或附加组件，诸如通常在服务器计算机中发现的那些(例如，不同输入/输出装置)。另外，在一些实施例中，说明性组件中的一个或多个可以被合并到另一个组件中或以其他方式形成另一个组件的一部分。例如，在一些实施例中，存储器1130或其部分可以结合在处理器1110中。
139.处理器1110可以体现为能够执行本文描述的功能的任何类型的处理器。处理器1110可以体现为单个处理器、多个处理器、(或多个)中央处理单元(cpu)、(或多个)图形处理单元(gpu)、(或多个)单核或多核处理器、(或多个)数字信号处理器、(或多个)微控制器、或(或多个)其他处理器或(或多个)处理/控制电路。
140.存储器1130可以体现为能够执行本文描述的功能的任何类型的易失性或非易失性存储器或数据存储装置。在操作中，存储器1130可以存储在计算装置1100的操作期间使用的不同数据和软件，诸如操作系统、应用、程序、库和驱动程序。存储器1130经由i/o子系统1120通信地耦合到处理器1110，i/o子系统1120可以体现为用于促进与计算装置1100的处理器1110、存储器1130和其他组件的输入/输出操作的电路和/或组件。例如，i/o子系统1120可以体现为或以其他方式包括存储器控制器集线器、输入/输出控制集线器、平台控制器集线器、集成控制电路、固件装置、通信链路(例如，点到点链路、总线链路、导线、电缆、光导、印刷电路板迹线等)和/或其他组件和子系统以促进输入/输出操作。在一些实施例中，i/o子系统1120可以形成片上系统(soc)的一部分并且与处理器1110、存储器1130、和计算装置1100的其他部件一起被结合在单个集成电路芯片上。
141.数据存储装置1140可以具体化为被配置成用于数据的短期或长期存储的任何类型的一个或多个装置，诸如例如存储器装置和电路、存储卡、硬盘驱动器、固态驱动器、或其他数据存储装置。数据存储装置1140可以存储用于使用具有逐步重置能力的一个或多个nvm突触元件的深度学习算法1140a的程序代码。程序代码1140a的部分或全部可存储在存储器1130中。计算装置1100的通信子系统1150可以具体化为能够通过网络在计算装置1100与其他远程装置之间实现通信的任何网络接口控制器或其他通信电路、装置或其集合。通信子系统1150可以被配置成用于使用任何一种或多种通信技术(例如，有线或无线通信)和相关联的协议(例如，以太网、wimax等)来实现这种通信。
142.如图所示，计算装置1100还可以包括一个或多个外围装置1160。外围装置1160可以包括任何数量的附加输入/输出装置、接口装置和/或其他外围装置。例如，在一些实施例中，外围装置1160可以包括显示器、触摸屏、图形电路、键盘、鼠标、扬声器系统、麦克风、网络接口和/或其他输入/输出装置、接口装置和/或外围装置。
143.当然，计算装置1100还可以包括其他元件(未示出)，如本领域技术人员易于想到的，以及省略某些元件。例如，不同其他输入装置和/或输出装置可以被包括在计算装置1100中，这取决于该计算装置1100的特定实现，如本领域普通技术人员容易理解的。例如，可以使用不同类型的无线和/或有线输入和/或输出装置。此外，还可以利用不同配置中的附加处理器、控制器、存储器等。给定在此所提供的本发明的教导，本领域的普通技术人员容易想到处理系统1100的这些和其他变化。
144.如本文所使用的，术语“硬件处理器子系统”或“硬件处理器”可以指协作以执行一个或多个特定任务的处理器、存储器(包括ram、高速缓存等)、软件(包括存储器管理软件)或其组合。在有用的实施例中，硬件处理器子系统可包括一个或多个数据处理元件(例如，逻辑电路、处理电路、指令执行装置等)。该一个或多个数据处理元件可以被包括在中央处理单元、图形处理单元和/或单独的基于处理器或计算元件的控制器(例如，逻辑门等)中。硬件处理器子系统可包括一个或多个板上存储器(例如，高速缓存、专用存储器阵列、只读存储器等)。在一些实施例中，硬件处理器子系统可以包括一个或多个存储器(例如，rom、ram、基本输入/输出系统(bios)等)，所述存储器可以在板上或离板，或者可以专用于由硬件处理器子系统使用。
145.在一些实施例中，硬件处理器子系统可以包括和执行一个或多个软件元件。一个或多个软件元件可包括用于实现指定结果的操作系统和/或一个或多个应用和/或特定代码。
146.在其他实施例中，硬件处理器子系统可以包括执行一个或多个电子处理功能以实现指定结果的专用、专用电路。这种电路可包括一个或多个专用集成电路(asic)、fpga和/或pla。
147.硬件处理器子系统的这些和其他变型也根据本发明的实施例被考虑。
148.参照图12，示出了根据本发明实施方式的示例性人工神经网络(ann)架构1200。应当理解，本架构纯粹是示范性的，并且可替代地使用其他架构或类型的神经网络。具体地，虽然本文描述了ann的硬件实施例，但是应当理解，神经网络架构可以在软件中实现或模拟。本文描述的硬件实施例旨在以高级一般性来示出神经网络计算的一般原理，并且不应被解释为以任何方式进行限制。
149.此外，以下描述的神经元层和连接它们的权重是以一般方式描述的，并且可被具有任何适当程度或类型的互连性的任何类型的神经网络层替换。例如，层可包括卷积层、汇集层、全连接层、softmax层或任何其他适当类型的神经网络层。此外，可以根据需要添加或去除层，并且对于更复杂形式的互连可以省略重量。
150.在前馈操作期间，一组输入神经元1202各自并行地提供与相应行的权重1204平行的输入电压。在本文所描述的硬件实施例中，权重1204各自具有可设定的电阻值，以使得当前输出从权重1204流到相应的隐藏神经元1206以表示加权输入。在软件实施例中，权重1204可被简单地表示为与相关神经元输出相乘的系数值。
151.在硬件实施例之后，由给定权重1204输出的电流被确定为，其中，v是来自输入神经元1202的输入电压，并且r是权重11204的设置电阻。来自每个权重的电流按列相加并且流向隐藏神经元1206。参考权重集合1207具有固定电阻并且将其输出组合成被提供给隐藏神经元1206中的每隐藏神经元的参考电流。因为电导率率值仅可以是正数，所以需要一些参考电导率率来编码矩阵中的正值和负值。由权重1204产生的电流被连续地取值且为正，并且因此参考权重1207被用于提供参考电流，在该参考电流之上电流被认为具有正值并且在该参考电流之下电流被认为具有负值。在软件实施例中不需要使用参考权重1207，在软件实施例中，可精确地且直接地获得输出和权重的值。作为使用参考权重1207的替代，另一实施例可使用权重1204的单独阵列来捕捉负值。
152.隐藏神经元1206使用来自权重阵列1204的电流和参考权重1207来执行某种计算。然后，隐藏神经元1206将它们自身的电压输出至另一权重阵列1204。此阵列以相同的方式执行，其中一列权重1204从其相应的隐藏神经元1206接收电压以产生按行相加并被提供给输出神经元1208的加权电流输出。
153.应当理解，可通过插入阵列的附加层和隐藏神经元1206来实现任何数量的这些阶段。还应当注意，一些神经元可以是向阵列提供恒定输出的恒定神经元1209。恒定神经元1209可存在于输入神经元1202和/或隐藏神经元1206之间，并且仅在前馈操作期间使用。
154.在反向传播期间，输出神经元1208跨权重阵列1204提供反向电压。输出层比较所生成的网络响应与训练数据并计算误差。误差作为电压脉冲被施加到阵列，其中脉冲的高度和/或持续时间与误差值成比例地被调制。在该示例中，一行权重1204并行地接收来自相应输出神经元1208的电压，并将该电压转换成电流，该电流按列相加以向隐藏神经元1206提供输入。隐藏神经元1206将加权的反馈信号与其前馈计算的导数相组合，并在将反馈信号电压输出至其相应的权重列1204之前存储误差值。该反向传播行进通过整个网络1200，直到所有隐藏神经元1206和输入神经元1202已经存储了错误值。
155.在权重更新期间，输入神经元1202和隐藏神经元1206通过网络1200向前施加第一权重更新电压，并且输出神经元1208和隐藏神经元1206通过网络1200向后施加第二权重更新电压。这些电压的组合在每个权重1204内产生状态改变，使得权重1204呈现新的电阻值。以此方式，权重1204可被训练成使神经网络1200适应于其处理中的错误。应当注意，三种操作模式(前馈、反馈传播和权重更新)彼此不重叠。
156.如上所述，权重1204可例如使用相对复杂的加权电路或使用电阻性交叉点装置以软件或硬件来实施。这样的电阻性器件可以具有开关特性，该开关特性具有可以用于处理数据的非线性。权重1204可属于被称为电阻处理单元(rpu)的一类装置，因为它们的非线性特性被用于在神经网络1200中执行计算。rpu器件可以用电阻性随机存取存储器(rram)、相变存储器(pcm)、可编程金属化单元(pmc)存储器或具有非线性电阻性切换特性的任何其他器件来实现。这种rpu器件也可以被认为是忆阻系统。
157.参考图13，示出了根据本发明实施例的示例性神经元1300。该神经元可以表示输入神经元1202、隐藏神经元1206或输出神经元1208中的任一个。应注意，图13示出了解决所有三个操作阶段的部件：前馈、反向传播以及权重更新。然而，由于不同的阶段不重叠，神经元1300内将必然存在某种形式的控制机制以控制哪些组件是活动的。因此，应当理解，神经元1300中可以存在未示出的开关和其他结构来处理模式之间的切换。
158.在前馈模式中，差块1302通过将来自阵列的输入与参考输入进行比较来确定输入的值。这设置从阵列到神经元1300的输入的量值和符号(例如，+或-)。框1304基于该输入执行计算，该输入的输出被存储在存储器1305中。特别设想，框1304计算非线性函数并且可实现为模拟或数字电路或可在软件中执行。由函数块1304确定的值被转换成前馈发生器1306处的电压，其向下一阵列施加电压。信号通过穿过阵列和神经元的多个层来传播，直到其到达神经元的最后输出层。在块1308中，输入还被应用于非线性函数的导数，其输出被存储在存储器1309中。
159.在后向传播模式期间，生成误差信号。误差信号可以在输出神经元1208处生成，或者可以由单独的单元来计算，所述单独的单元接受来自输出神经元1208的输入并且基于训练数据将输出与正确的输出进行比较。否则，如果神经元1300是隐藏神经元1206，则它从权重阵列1204接收回传播信息并且在差块1310处将所接收的信息与参考信号进行比较以提供连续值的带符号误差信号。使用乘法器1312将此误差信号与存储在存储器1309中的前一前馈步骤的非线性函数的导数相乘，其结果被存储在存储器1313中。由乘法器1312确定的值被转换成与在反向传播生成器1314处计算的误差成比例的反向传播电压脉冲，反向传播生成器1314向先前阵列施加电压。误差信号通过穿过阵列和神经元的多个层来以这种方式传播，直到其到达神经元的输入层1202。
160.在权重更新模式期间，在完成向前和向后遍之后，每个权重1204与在向前和向后遍期间通过权重的信号的乘积成比例地更新。更新信号发生器1316在两个方向上提供电压脉冲(尽管注意，对于输入和输出神经元，仅一个方向将是可用的)。来自更新产生器1316的脉冲的形状和振幅经配置以改变权重1204的状态，使得权重1204的电阻被更新。
161.应当理解，本发明将根据给定的说明性架构来描述；然而，其他架构、结构、衬底材料和工艺特征和步骤可以在本发明的范围内变化。
162.还应理解的是，当诸如层、区域或基板的元件被称为“在”另一元件“上”或“上方”时，该元件可直接在另一元件上，或者也可存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件上”时，则不存在中间元件。还应当理解，当元件被称为“连接”或“耦接”至另一元件时，其可直接连接或耦接至另一元件，或者可存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。
163.本实施例可以包括用于集成电路芯片的设计，该集成电路芯片可以用图形计算机编程语言创建，并且存储在计算机存储媒质(诸如盘、磁带、物理硬盘驱动器、或诸如在存储接入网络中的虚拟硬盘驱动器)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可以直接或间接地通过物理手段(例如，通过提供存储该设计的存储介质的副本)或电子地(例如，通过互联网)将所产生的设计传输至这种实体。所存储的设计然后被转换成适当的格式(例如，gdsii)用于制造光刻掩模，光刻掩模通常包括将要形成在晶圆上的所讨论的芯片设计的多个副本。光刻掩模用于限定要被蚀刻或以其他方式处理的晶圆(和/或其上的层)的区域。
164.本文所述的方法可用于制造集成电路芯片。所得到的集成电路芯片可以由制造者以原始晶圆形式(即，作为具有多个未封装芯片的单个晶圆)、作为裸管芯或者以封装形式分布。在后一种情况下，芯片安装在单芯片封装(诸如塑料载体，具有固定至母板或其他更高级载体的引线)或多芯片封装(诸如具有或两个表面互连或掩埋互连的陶瓷载体)中。在
任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理装置集成，作为(a)中间产品(诸如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入装置和中央处理器的高级计算机产品。
165.还应当理解，将根据所列出的元素(例如，sige)来描述材料化合物。这些化合物包括化合物内不同比例的元素，例如，sige包括si
x
ge
1-x
，其中x小于或等于1等。此外，其他元素可以包括在化合物中并且仍然根据本发明原理起作用。具有额外元素的化合物在本文中将被称为合金。
166.本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制示例性实施方式。如本文中使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。应进一步理解的是，当在本文中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
167.为便于描述，本文中可使用诸如“在
…
之下”(beneath)、“在
…
下方”(below)、“下部”(lower)、“在
…
上方”(above)、“上部”(upper)等空间相对术语来如图描述一个元素或特征与另一个元素或特征的关系。将理解的是，空间相对术语旨在涵盖除了在图中描绘的方位之外的使用或操作中的装置的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“下方”(below)或“之下”(beneath)的元件将被定向为在其他元件或特征“上方”(above)。因此，术语“下方”(below)可以包括上方和下方两个方位。装置可以其他方式定向(旋转90度或在其他定向)，并且本文中使用的空间相对描述符可以相应地解释。此外，还应理解的是，当层被称为“在”两个层“之间”时，该层可以是两个层之间的唯一层，或者也可存在一个或多个中间层。
168.将理解，虽然在本文中可使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不背离本发明构思的范围的情况下，下面讨论的第一元件可以被称为第二元件。
169.附图中的流程图和框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
170.说明书中对本发明的“一个实施例”或“实施例”以及其其他变型的引用意味着结合该实施例所描述的特定特征、结构、特性等包括在本发明的至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施方式中”或“在实施方式中”以及任何其他变型不一定都指相同的实施方式。
171.应当理解的是，例如，在“a/b”、“a和/或b”以及“a和b中的至少一个”的情况下，使
用任何以下“/”、“和/或”以及“中的至少一个”旨在包括仅选择第一列出项(a)、或仅选择第二列出项(b)、或选择两个选项(a和b)。作为另一个实例，在“a、b、和/或c”以及“a、b、和c中的至少一个”的情况下，这种措辞旨在仅涵盖第一个列出的选项(a)的选择，或仅选择第二列出选项(b)，或仅选择第三列出选项(c)，或仅选择第一和第二列出选项(a和b)，或者仅选择第一列出项和第三列出项(a和c)，或者仅选择第二列出项和第三列出项(b和c)，或者选择所有三个选项(a和b和c)。对于本领域普通技术人员而言显而易见的是，对于所列出的许多项目，这可以被扩展。
172.已经描述了系统和方法的优选实施例(其旨在是说明性的而非限制性的)，应注意，本领域技术人员可根据上述教导进行修改和变化。因此，应当理解，在所附权利要求概述的本发明的范围内，可以在所公开的特定实施例中做出改变。因此已经描述了具有专利法所要求的细节和特征的本发明的各个方面，并且在权利要求中阐述了所要求的以及期望由专利证书所保护的内容。
173.在本文所描述的本发明的优选实施例中，提供一种用于复位具有多个mram单元的模拟磁阻随机存取存储器(mram)的方法，包括：检测所述多个mram单元中的每个mram单元的磁性自由层的状态，所述磁性自由层具有第一域，所述第一域具有第一磁化方向，具有与第一磁化方向相反的第二磁化方向的第二域和位于第一域和第二域之间的畴壁，其中检测状态基于第一和第二磁化方向被对准且畴壁被移除；响应于所述第一磁化方向和所述第二磁化方向对准并且所述畴壁被移除，选择所述多个mram单元中的一个或多个用于复位操作；以及向所述多个mram单元中的所述选定的一个或多个mram单元的电极供应电流以生成热量以使所述单元的所述磁化随机化，并且向磁性自由层的至少受热部分施加磁转矩以使所述受热部分的所述磁化方向反转并形成所述畴壁。

技术特征：

1.一种模拟磁阻随机存取存储器(mram)单元，包括：磁性自由层，所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间；磁性钉扎层；在所述磁性自由层和所述磁性钉扎层之间的绝缘隧道势垒；以及电极，所述电极位于所述磁性自由层附近，被配置为通过供应电流来产生热以减小所述磁性自由层的电导率率。2.根据权利要求1所述的模拟mram单元，其中，所述磁性钉扎层包括至少一种反铁磁性材料。3.根据权利要求1所述的模拟mram单元，其中，所述第一畴和所述第二畴包括磁性元件。4.根据权利要求1所述的模拟mram单元，其中，所述模拟mram单元包含在突触元件中。5.根据权利要求4所述的模拟mram单元，其中，所述电极仅降低多个突触元件中的所述突触元件的所述磁性自由层的电导率率。6.根据权利要求5所述的模拟mram单元，其进一步包括选择电路，所述选择电路被配置为从所述多个突触元件中仅选择用于电导率率减小的所述突触元件。7.根据权利要求1所述的模拟mram单元，其中，所述模拟mram是水平磁化的。8.根据权利要求1所述的模拟mram单元，其中，所述模拟mram是垂直磁化的。9.根据权利要求1所述的模拟mram单元，其中，所述电极与所述磁性自由层的一部分接触。10.根据权利要求1所述的模拟mram单元，其进一步包括经配置以控制电流到所述电极的施加的至少一个热控制晶体管。11.根据权利要求10所述的模拟mram单元，其中，所述至少一个热控制晶体管经配置以响应于施加到所述至少一个热控制晶体管的栅极和漏极的相应控制信号而将电流供应到所述电极。12.根据权利要求1所述的模拟mram单元，其中，所述电极被放置在所述第一端和第二端之中的第一端处以使至少所述第一端的磁化方向随机化。13.根据权利要求1所述的模拟mram单元，其中，所述电极被配置为通过提供所述电流以减小所述磁性自由层的电导率率以随机化所述磁性自由层的至少一部分的磁化方向来产生热量。14.根据权利要求1所述的模拟mram单元，其中，所述模拟mram单元集成在大规模集成电路中。15.根据权利要求1所述的模拟mram单元，其中，来自所述电极的热的产生仅在形成存储器阵列的多个mram单元当中的所述模拟mram单元中产生局部磁场。16.一种用于重置模拟mram的方法，包括：检测所述模拟mram的磁性自由层的状态，所述磁性自由层具有第一畴、第二畴和畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间，其中，检测状态基于所述第一磁化方向和
所述第二磁化方向被对准并且所述畴壁被移除；以及响应于第一和第二磁化方向对齐并且畴壁被移除，向电极提供电流以产生热量以使单元的磁化随机化，并且向磁性自由层的至少被加热的部分施加磁转矩以使被加热的部分的磁化方向反转并且形成畴壁。17.根据权利要求16所述的方法，进一步包括将一个或多个控制信号施加至选择电路，所述选择电路被配置为从所述多个nvm中仅选择用于电导率率降低的所述模拟nvm。18.根据权利要求17所述的方法，其中，所述磁场是通过向所述电极施加所述电流而仅向所述多个nvm中的所述模拟nvm施加的局部磁场。19.根据权利要求16所述的方法，其中，所述供应步骤包括使用所述电极通过供应所述电流来产生热以减小所述磁性自由层的电导率率，从而使所述磁性自由层的至少一部分的磁化方向随机化。20.一种模拟磁阻随机存取存储器mram，包括：多个mram单元，各自如权利要求1至15中，任一项所述的mram单元。21.根据权利要求20所述的模拟mram，其中所述多个mram单元中的每一个耦合到用于加热所述多个mram单元中的选定一个或一个以上的所述电极的相应热选择电路。22.根据权利要求20所述的模拟mram，其中，所述多个模拟mram单元中的每一个包括在多个突触元件中的相应的突触元件中。23.根据权利要求22所述的模拟mram，其中，所述电极仅降低所述多个突触元件中的所选择的突触元件的所述磁性自由层的电导率率。24.根据权利要求23所述的模拟mram，进一步包括选择电路，所述选择电路被配置成用于针对电导率率降低来选择所述多个突触元件中的一个或多个但少于全部的突触元件。

技术总结

提供一种模拟磁阻随机存取存储器(MRAM)单元。所述模拟MRAM单元包含磁性自由层，所述磁性自由层具有第一畴、第二畴及畴壁，所述第一畴具有第一磁化方向，所述第二畴具有与所述第一磁化方向相反的第二磁化方向，所述畴壁位于所述第一畴与所述第二畴之间。所述模拟MRAM单元进一步包含磁性钉扎层。模拟MRAM单元还包含磁性自由层与磁性钉扎层之间的绝缘隧道势垒。模拟MRAM单元另外包含邻近于磁性自由层定位的电极，所述电极经配置以通过供应电流来产生热以减小磁性自由层的电导率率。生热以减小磁性自由层的电导率率。生热以减小磁性自由层的电导率率。