我国集成电路产业现状及其发展趋势
我国集成电路产业现状及其发展趋势
集成电路发展趋势
⽬前，以集成电路为核⼼的电⼦信息产业超过了以汽车、⽯油、钢铁为代表的传统⼯业成为第⼀⼤产业，成为改造和拉动传统产业迈向数字时代的强⼤引擎和雄厚基⽯。1999年全球集成电路的销售额为1250亿美元，⽽以集成电路为核⼼的电⼦信息产业的世界贸易总额约占世界GNP的3%，现代经济发展的数据表明，每l~2元的集成电路产值，带动了10元左右电⼦⼯业产值的形成，进⽽带动了100元GDP的增长。⽬前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电⼦含量已占据了半壁江⼭（2001年为
43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点，拥有⾃主版权的集成电路已⽈益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。
集成电路的集成度和产品性能每18个⽉增加⼀倍。据专家预测，今后20年左右，集成电路技术及其产
品仍将遵循这⼀规律发展。 集成电路最重要的⽣产过程包括：开发EDA（电⼦设计⾃动化）⼯具，利⽤EDA进⾏集成电路设计，根据设计结果在硅圆⽚上加⼯芯⽚（主要流程为薄膜制造、曝光和刻蚀），对加⼯完毕的芯⽚进⾏测试，为芯⽚进⾏封装，最后经应⽤开发将其装备到整机系统上与最终消费者见⾯。20世纪80年代中期我国集成电路的加⼯⽔平为5微⽶，其后，经历了3、1、0.8、0.5、0.35微⽶的发展，⽬前达到了0.18微⽶的⽔平，⽽当前国际⽔平为0.09微⽶（90纳⽶），我国与之相差约为2-3代。 （1）设计⼯具与设计⽅法。随着集成电路复杂程度的不断提⾼，单个芯⽚容纳器件的数量急剧增加，其设计⼯具也由最初的⼿⼯绘制转为计算机辅助设计（CAD），相应的设计⼯具根据市场需求迅速发展，出现了专门的EDA⼯具供应商。⽬前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华⼤集成电路设计中⼼是国内唯⼀⼀家EDA开发和产品供应商。
由于整机系统不断向轻、薄、⼩的⽅向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5⽚机到3⽚机直到现在的单⽚机，⼿机⽤集成电路也经历了由多⽚到单⽚的变化。⽬前，SoC作为系统级集成电路，能在单⼀硅芯⽚上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在⼀块芯⽚上实现⼀个完整系统的功能。它的制造主要涉及深亚微⽶技术，特殊电路的⼯艺兼容技术，设计⽅法的研究，嵌⼊式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保密技术。SoC以IP复⽤为基础，把已有优化的⼦系统 甚⾄系统级模块纳⼊到新的系统设计之中，实现了集成电路设计能⼒的第4次飞跃。
（2）制造⼯艺与相关设备。集成电路加⼯制造是⼀项与专⽤设备密切相关的技术，俗称“⼀代设备，⼀代⼯艺，⼀代产品”。在集成电路制造技术中，最关键的是薄膜⽣成技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机，⽬前在130nm的节点是以
193nmDUV（Deep Ultraviolet Lithography）或是以光学延展的248nmDUV为主要技术，⽽在l00nm的节点上则有多种选择：
157nm DIJV、光学延展的193nm DLV和NGL.在70nm的节点则使⽤光学延展的157nm DIJV技术或者选择NGL技术。到了35nm的节点范围以下，将是NGL所主宰的时代，需要在EUV和EPL之间做出选择。此外，作为新⼀代的光刻技术，X射线和离⼦投影光刻技术也在研究之中。
（3）测试。由于系统芯⽚（SoC）的测试成本⼏乎占芯⽚成本的⼀半，因此未来集成电路测试⾯临的最⼤挑战是如何降低测试成本。结构测试和内置⾃测试可⼤⼤缩短测试开发时间和降低测试费⽤。另⼀种降低测试成本的测试⽅式是采⽤基于故障的测试。在⼴泛采⽤将不同的IP核集成在⼀起的情况下，还需解决时钟异步测试问题。另⼀个要解决的问题是提⾼模拟电路的测试速度。
生物厕所 （4）封装。电⼦产品向便携式/⼩型化、⽹络化和多媒体化⽅向发展的市场需求对电路组装技术提出了苛刻需求，集成电路封装技术正在朝以下⽅向发展：
①裸芯⽚技术。主要有COB（ChipOI1Board）技术和Flip Chip（倒装⽚）技术两种形式。
②微组装技术。是在⾼密度多层互连基板上，采⽤微焊接和封装⼯艺组装各种微型化⽚式元器件和半导体集成电路芯⽚，形成⾼密度、⾼速度、⾼可靠的三维⽴体机构的⾼级微电⼦组件的技术，其代表产品为多芯⽚组件（MCM）。
③圆⽚级封装。其主要特征是：器件的外引出端和包封体是在已经过前⼯序的硅圆⽚上完成，然后将这类圆⽚直接切割分离成单个独⽴器件。
智能卡服务 ④⽆焊内建层（Bumpless Build-Up Layer， BBLIL）技术。该技术能使CPIJ内集成的晶体管数量达到10亿个，并且在⾼达20GHz 的主频下运⾏，从⽽使CPU达到每秒1亿次的运算速度。此外，BBUL封装技术还能在同⼀封装中⽀持多个处理器，因此服务器的处理器可以在⼀个封装中有2个内核，从⽽⽐独⽴封装的双处理器获得更⾼的运算速度。此外，BBUL封装技术还能降低CPIJ的电源消耗，进⽽可减少⾼频产⽣的热量。
（5）材料。集成电路的最初材料是锗，⽽后为硅，⼀些特种集成电路（如光电器件）也采⽤三五族（如砷化镓）或⼆六族元素（如硫化镉、磷化铟）构成的化合物半导体。由于硅在电学、物理和经济⽅⾯具有不可替代的优越性，故⽬前硅仍占据集成电路材料的主流地位。鉴于在同样芯⽚⾯积的情况下，硅圆⽚直径越⼤，其经济‘性能就越优越，因此硅单晶材料的直径经历了1、2、3、5、6、8英⼨
的历史进程，⽬前，国内外加⼯⼚多采⽤8英⼨和12英⼨硅⽚⽣产，16和18英⼨（450mm）的硅单晶及其设备正在开发之中，预计2016年左右18英⼨硅⽚将投⼊⽣产。
此外，为了适应⾼频、⾼速、⾼带宽的微波集成电路的需求，SoI （Silicon-on-Insulator）材料，化合物半导体材料和锗硅等材料的研发也有不同程度的进展。
（6）应⽤。应⽤是集成电路产业链中不可或缺的重要环节，是集成电路最终进⼊消费者⼿中的必经之途。除众所周知的计算机、通信、⽹络、消费类产品的应⽤外，集成电路正在不断开拓新的应⽤领域，诸如微机电系统，微光机电系统，⽣物芯⽚（如DNA芯⽚），超导等。这些创新的应⽤领域正在形成新的产业增长点。
（7）基础研究。基础研究的主要内容是开发新原理器件，包括：共振隧穿器件（RTD）、单电⼦晶体管（SET）、量⼦电⼦器件、分⼦电⼦器件、⾃旋电⼦器件等。技术的发展使微电⼦在21世纪进⼊了纳⽶领域，⽽纳电⼦学将为集成电路带来⼀场新的⾰命。
2 我国集成电路产业现状
我国集成电路产业起步于20世纪60年代，2001年全国集成电路产量为64亿块，销售额200亿元⼈民币。2002年6⽉，共有半导体企事业单位（不含材料、设备）651家，其中芯⽚制造⼚46家，封装、转底炉
测试⼚108家，设计公司367家，分⽴期间⼚商130家，从业⼈员11.5万⼈。设计能⼒0.18~0.25微⽶、700万门，制造⼯艺为8英⼨、0.18~0.25微⽶，主流产品为0.35~0.8微⽶。
与国外的主要差距：⼀是规模⼩，2000年，国内⽣产的芯⽚销售额仅占世界市场总额的1.5%，占国内市场的20%;⼆是档次低，主流产品加⼯技术⽐国外落后两代；三是创新开发能⼒弱，设计、⼯艺、设备、材料、应⽤、市场的开发能⼒均不⼗分理想，其结果是今天受制于⼈，明天后劲乏⼒；四是⼈才⽋缺。
总之，我国绝⼤多数电⼦产品仍处于流通过程中的下端，多数组装型企业扮演着为国外集成电路⼚商打⼯的⾓⾊，这种脆弱的规模经济模式，因其附加值极低，致使诸多产量世界第⼀的产品并未给企业和国家带来可观的收益，反⽽使掌握关键技术的竞争者通过集成电路打⼊中国市场，攫取了绝⼤部分的利润。
3 发展重点和关键技术
由于集成电路产品是所有技术的最终载体，是⼀切研究成果的最终体现，是检验技术转化为⽣产⼒的最终标志，所以，产品是纲，技术是⽬，必须以两个核⼼产品为龙头，带动两组产品的开发。利⽤CPIJ技术开发与之相关的MPU（微处理器）、MCU（微控制器）、DSP（数字信号处理器）等系列产品；利⽤3C芯⽚组的技术开发与之相关的DVD、HDTV、数码相机、数码⾳响等专⽤集成电路系
闪蒸塔列产品。因此，未来⼀段时期，我国应该开发研究以下关键技术。
（1）亚100纳⽶可重构SoC创新开发平台与设计⼯具研究。当前，集成电路加⼯已进⼊亚100纳⽶阶段，与其对应的设计⼯具尚⽆成熟产品推向市场，⽽我国EDA⼯具产品虽与世界先进⽔平存有较⼤差距，但也具备了20多年的技术储备和经验积累，开发亚100纳⽶可重构SoC创新开发平台与设计⼯具是实现我国集成电路产业跨越式发展的重要机遇。
该项⽬主要内容包括：基于亚100纳⽶⼯艺的集成电路设计⽅法学研究与设计⼯具开发、可重构SoC创新开发平台技术与IP测评技术研究、数模混合与射频电路设计技术研究与设计⼯具开发等。
（2）SoC设计平台与SIP重⽤技术。基于平台的SoC设计技术和硅知识产权（SIP）的重⽤技术是SoC产品开发的核⼼技术，是未来世界集成电路技术的制⾼点。
项⽬主要内容包括：嵌⼊式CPU、DSP、存储器、可编程器件及内部总线的SoC设计平台；集成电路IP的标准、接⼝、评测、交易及管理技术；嵌⼊式CPII主频达IGHz，并有相应的协处理器；在信息安全、⾳视频处理上有10~12种平台；集成电路IP数量达100种以上等。
（3）新兴及热门集成电路产品开发。项⽬主要内容包括：64位通⽤CPU以及相关产品、3C多功能融合的移动终端芯⽚组开发（802.11协议）、⽹络通信产品开发、数字信息产品开发、平⾯显⽰器配套集成电路开发等。
（4）10纳⽶1012赫兹CMOS研究。项⽬的研究对象为特征宽度为10nm的CMOS器件，主要内容有：Silicon on
Insulator（SOI）技术、双栅介质结构（Double Gate Structure）技术、应变硅衬底（Strained Si）技术、⾼介电常数栅介质技术（High-k）、⾦属电极技术（Metal Gate）、超浅结形成技术（Ultra Shallow Junction）、低介电常数介质材料（low-K）的选择、制备及集成、铜互联技术的完善、CMP技术、清洗技术等。
（5）12英⼨90/65纳⽶微型⽣产线。项⽬主要内容有：等离⼦体氮化栅SiON薄膜（等效膜厚《1.5nm）的形成⼯艺；Hf02、Zr02等新型⾼介电常数（high-K）棚介质的制备⽅法、high-K/Si界⾯质量控制、high-K栅介质的稳定性和可靠性，探索⾦属栅新结构的制备⼯艺，获得适⽤于65nm CMOS制造的新型栅叠层（gate stack）结构技术；超浅结形成技术、Co-Ni系⾃对准⾦属硅化物接触互连技术结合Si/SiGe选择外延技术，探索提升源漏新结构的制备⽅法、形成超低接触电阻率⾦半接触体系，获得适⽤于纳⽶CMOS制造的新型超浅结和⾃对准⾦属硅化物技术；多晶SiGe电极的形成⽅位，获得低耗尽多晶栅电极、低阻抗的栅电极形成技术；研究铜/低介电常数介质
设备防护箱（Cu/low-K）制备⽅法、low-K的稳定性及可加⼯性、Cu/low-K界⾯可靠性和质量控制，获得适⽤于纳⽶CMOS器件的后端互连技术等。
（6）⾼密度集成电路封装的⼯业化技术。项⽬主要内容包括：系统集成封装技术、50微⽶以下的超薄背⾯减薄技术、圆⽚级封装技术、⽆铅化产品技术等。
（7）SoC关键测试技术研究。项⽬主要内容包括：通过5~10年，在国内建⽴若⼲个⽀持千万门级、1GHz、1024Pin的SoC设计验证平台和⽣产测试平台；SoC设计⼀测试⾃动链接技术研究；DFT的测试实现和相关⼯具开发；⾼频、⾼精度测试适配器⾃主设计技术g测试程序设计⽅法及建库技术；关键测试技术研究；SoC产业化测试关键技术研究等。
（8）直径450mm硅单晶及抛光⽚制备技术。根据国际半导体发展指南预测，直径450mm硅单晶及抛光⽚将有可能在2016年左右投⼊应⽤，成为30Omm之后⼤规模应⽤的硅⽚。预计届时DRAM的线宽将达到22nm，对硅抛光⽚的质量将达到前所未有的⾼度，⽐如，硅⽚的局部平整度要≤22nm，每⽚⼤于11nm的表⾯颗粒≤95个，晶体缺陷（氧化层错）密度≤0.2个/cm2.这些都将对现有硅⽚加⼯技术提出挑战，需要研发⼤量的创新性技术，从⽽将带动整个精细加⼯技术的发展和进步，⽽450mm硅⽚的开发和应⽤将带动整个微电⼦领域的跨越式发展。以每个DRAM芯⽚预计⾯积238mm2记，每⽚硅⽚上将可以⽣产500个以上的芯⽚，这将⼤⼤提⾼⽣产效率，其应⽤范围将⼗分⼴泛。
（9）应变硅材料制备技术。应变硅的电⼦和空⽳迁移率明显⾼于普通的⽆应变硅材料，其中以电⼦迁移率提⾼尤为明显。以
Si0.8Ge0.2层上的应变硅为例，其电⼦迁移率可以提⾼50%以上，这⼤⼤提⾼了NMOS器件的性能，对⾼速⾼频器件来说有⾄关重要的作⽤。对现有的许多集成电路⽣产线⽽⾔，如果采⽤应变硅材料，则可以在基本不增加投资的情况下使⽣产的IC性能明显改善，还可以⼤⼤延长花费巨额投资建成的IC⽣产线的使⽤年限。
⽬前有希望在未来⼏年内获得应⽤的应变硅材料是采⽤应变Si/SiGe/Si02（SOI）结构：在⽆应变的SiGe层上的Si层因⼆者间品格参数的差异⽽形成应变硅，下⾯的Si02可以起到电学隔离作⽤，这是浅结（全耗尽）器件所必须的。预计到2010~2013年，SiGe层中Ge的摩尔含量可以做到10%~20%，应变硅的电⼦迁移率可以⽐⽆应变硅提⾼约30%~70%.
（10）60纳⽶节点刻蚀设备（介质刻蚀机）。项⽬主要内容：要求各向异性刻蚀，刻出符合CD偏差要求的线条；刻蚀剖⾯（Etch Profile）接近900;⼤⾯积⽚⼦上要保持均匀他密集线条与孤⽴线条要求刻蚀速率的⼀致，即要求⼩的微负载效应；在栅刻蚀中避免将栅刻穿，要求不同材料的刻蚀速率要⼤，即选择⽐较⼤；为了保持各向异性刻蚀的剖⾯，刻蚀过程中要形成侧壁钝化，并要考虑刻蚀后的清除；要提⾼刻蚀成品率必须设法降低缺陷密度和缺陷尺⼨；要解决所谓天线效应造成的Plasma电荷积累损伤；对刻蚀残留物要解决⾃清洗问题，以提⾼⼆次清洗间平均间隔时间（MTBC）和缩短清洗和恢复平均时间（MTTCR）以提⾼开机时间需要解决新⼀代光刻胶带来的线条边缘粗糙度问题，等⼀系列新问题。⽽对于⼤⽣产设备⽽⾔，还要解决⽣产率，重复性、成品率，耐久性、可靠性、安全环
蒸压砂加气混凝土板保和较⼤的⼯艺窗⼝等诸多问题。
（11）60纳⽶节点曝光设备（F2准分⼦激光曝光机）。F2准分⼦激光步进扫描机将从70nm介⼊，可引伸到50nm，因此它涵盖了60nm技术节点，与下⼀代曝光（NGL）⽐，最为重要的是可在⼤⽓下⼯作，⽽NGL都要在真空中进⾏。据SEMATECH⽐较，157成本⽐EUV低，⽽产量⽐它们⾼，157是光学曝光技术平台的延伸，更能为⽤户接受，157的研发可借⽤很多193机的部件，157机的成本约$2000万/台。现在ASML公司和SVGL公司合并后与Carl Zeiss， AMD， Motorola， Philips，TSMC等公司宣布2003年推出⽣产型157nm曝光机，分辨率为70nm，预计在2004年包括抗蚀剂、掩模、⼯艺及设备本⾝将完全成熟，在2005年后可能承担⼤量⽣产的⼯艺任务，若增加分辨率增强技术（RET）就能够做到50nm⼯艺。157nm的设备根据SVGL设计共18个部件，其中需要6个新部件，他们是曝光光源、光束传输系统、照明光学系统、剂量/曝光量控制、投影光学和环境控制系统。从材料上讲，⽤CaF2材料制作的分束器⽴⽅体的单晶和制造是⼗分关键的问题，SVGL已发展出了15⼨CaF2⼤单晶键。此外窄带宽激光器、折反射光学系统等关键技术问题均有待突破。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议