一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的方法与流程

一种降低因flash芯片缺陷导致fpga初始化失败概率的方法
技术领域
1.本发明属于电子信息制造技术领域，具体涉及一种降低因flash芯片缺陷导致fpga初始化失败概率的方法。

背景技术：

2.在电子设备中广泛应用了sram型fpga作为设备的数据处理单元。sram型fpga需要通过加载配置文件比特流至内部存储器完成初始化配置过程。所谓的初始化配置，指在fpga上电后，外围设备(比如flash配置芯片)开始加载全比特流文件对其内部的全部逻辑资源进行第1次配置，以实现fpga预设的逻辑功能。由于sram型fpga的配置存储器是易失型的，每次上电需要重新配置，因此必须外接存储了配置文件的非易失存储器，通过配置接口完成配置文件比特流加载。较为常用的非易失性配置文件存储器为flash型存储器。当前主流的作为程序存储器的flash芯片主要是nor类型的。nor型flash芯片采用特殊的浮栅场效应管作为存储单元。这种场效应管具有两个栅极，一个如普通场管栅极一样，用导线引出，称为“选择栅”；另一个则处于二氧化硅的包围之中不与任何部分相连，这个不与任何部分相连的栅极称为“浮栅”。通常情况下，浮栅不带电荷，则场效应管处于不导通状态，场效应管的漏极电平为高，则表示数据1。编程时，场效应管的漏极和选择栅都加上较高的编程电压，源极则接地。这样大量电子从源极流向漏极，形成相当大的电流，产生大量热电子，并从衬底的二氧化硅层俘获电子，由于电子的密度大，有的电子就到达了衬底与浮栅之间的二氧化硅层，这时由于选择栅加有高电压，在电场作用下，这些电子又通过二氧化硅层到达浮栅，并在浮栅上形成电子团。浮栅上的电子团即使在掉电的情况下，仍然会存留在浮栅上，所以信息能够长期保存(通常来说，这个时间可达10年)。由于浮栅为负，所以选择栅为正，在存储器电路中，源极接地，所以相当于场效应管导通，漏极电平为低，即数据0被写入。擦除时，源极加上较高的编程电压，选择栅接地，漏极开路。根据隧道效应和量子力学的原理，浮栅上的电子将穿过势垒到达源极，浮栅上没有电子后，就意味着信息被擦除了。flash芯片在制造过程中如果存在工艺制造缺陷，则会导致部分存储单元存在浮栅电子泄漏的情况，其宏观表现为存储于该存储单元数据保持能力低于典型值(浮栅的电子泄漏也会在电压或高温应力的作用下被进一歩加速)。
3.由上述介绍可知，当应用于电子设备中的程序存储flash芯片存在缺陷时，在长期应用的情况下可能会导致内部存储信息失效，从而导致fpga配置失败的情况出现。对于需要长期应用的且要求具备较高可控性的电子设备，如何降低此类fpga配置失败的概率，是目前电子信息制造行业需要解决的问题。

技术实现要素：

4.有鉴于此，本发明的目的是提供一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，能够降低fpga配置失效的概率。
5.一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，包括如下步骤：
6.s00、电子设备的功能电路、fpga芯片以及flash芯片上电之后，fpga完成初始化，上位机通过通信接口识别到电子设备并具备与fpga芯片通信的条件；
7.s01、上位机读取flash芯片烧写日志文件，并提取出最近一次烧写日期x1；
8.s02、上位机将x1与当前实时日期x2进行比较，得到flash芯片上次烧写时间据现在的时间差
△
x＝(x2-x1)；
9.s03、判断
△
x是否达到了预设的时间标准x，如果
△
x≥x，则说明该flash芯片需要重新加固；
10.s04、判断是采用现有flash芯片中比特流配置文件还是上位机预留比特流配置文件进行加固，若采用上位机预留比特流配置文件进行加固则直接跳转到流程s06；若采用flash芯片中比特流配置文件进行加固执行s05；
11.s05、采用现有flash芯片中比特流配置文件加固，上位机控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机中；
12.s06、上位机向fpga内部比特流文件读写控制模块发送指令，读写控制模块将上位机软件中的比特流配置文件烧写进flash芯片中；
13.s07、烧写完成后，将本次加固的时间进行存储。
14.较佳的，所述s07中，存储完成后，上位机软件对加固进行校验。
15.较佳的，所述s07中，加固校验时，上位机软件再次控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中，并与上位机软件已存储的比特流配置文件作对比。
16.较佳的，所述s07中，加固校验时，上位机软件再次控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中，并与本次加固前从flash芯片读出的比特流配置文件作对比。
17.较佳的，所述s07中，如果加固校验不成功，则返回s06重新进行加固。
18.本发明具有如下有益效果：
19.本发明提供了一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，采用此方法，可以不改变原有硬件电路的前提下，通过增加上位机软件和fpga内部逻辑的方法，使电子设备按既定周期定时重写flash芯片内存储的配置数据，从而降低因flash芯片因时间累积导致数据失效的概率。
附图说明
20.图1为本发明的总体原理框图；
21.图2为本发明实施例的原理框图。
具体实施方式
22.下面结合附图并举实施例，对本发明进行详细描述。
23.本发明提供了一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，该方法包括：在fpga内加入flash读取和烧写控制逻辑模块，在上位机软件加入flash读取和烧写控制功能，并将fpga配置的比特流配置文件存储于上位机中。上位机通过判断flash烧写间隔时间提示是否进行flash配置信息加固，用户可以根据实际工作需要选择手动确认或
者让软件自动进行flash配置信息加固。在flash配置信息加固过程中，可以选择采用现有flash芯片中比特流配置文件或者是上位机预留比特流配置文件进行加固。若选择采用现有flash芯片中比特流配置文件进行加固则需要先用上位机控制fpga内部读取和烧写逻辑先将flash芯片中存储的比特流配置文件读出，如果选择采用上位机预留比特流配置文件进行加固则不需要读出flash存储的配置文件，然后将比特流配置文件烧写入flash芯片中，随后再控制fpga内部读取和烧写逻辑读出flash芯片中的配置文件与读出的或者是保存的比特流配置文件进行对比，比对无误则证明烧写成功，flash芯片的配置信息加固完成。
24.本发明所的方法，在一个电子设备中的具体步骤为：
25.s00、电子设备的功能电路、fpga芯片以及flash芯片上电之后，fpga完成初始化，上位机通过通信接口识别到电子设备并具备与fpga芯片通信的条件；
26.s01、上位机读取flash芯片烧写日志文件，并提取出最近一次烧写日期x1；
27.s02、上位机将x1与当前实时日期x2进行比较，得到flash芯片上次烧写时间据现在的时间差
△
x＝(x2-x1)；
28.s03、判断
△
x是否达到了预设的时间标准x，如果
△
x≥x，则说明该flash芯片需要重新加固，上位机控制开始加固流程；
29.s04、判断是采用现有flash芯片中比特流配置文件还是上位机预留比特流配置文件进行加固，若采用上位机预留比特流配置文件进行加固则直接跳转到流程s06；若采用flash芯片中比特流配置文件进行加固执行s05；
30.s05、采用现有flash芯片中比特流配置文件加固，需要控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中；
31.s06、通过上位机向fpga内部比特流文件读写控制模块发送指令，读写控制模块将上位机软件中的比特流配置文件烧写进flash芯片中；
32.s07、烧写完成后，将本次加固的时间进行存储(存储到flash芯片中或者上位机中)，上位机软件可以选择进行是否进行加固校验，如果不需要进行加固校验，则整个加固过程结束；如果需要进行加固校验，执行s08；
33.s08、上位机软件再次控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中，并与上位机软件已存储或加固前从flash芯片读出的比特流配置文件作对比；
34.s09、如果对比成功，则加固校验通过，整个流程结束；若对比不成功，则重新执行s06～s09步骤直至完成加固和加固校验流程。
35.实施例：
36.一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，如图2所示，系统内包括：上位机电脑(内装示波器驱动软件，并存储了示波器的比特流配置文件)和示波器板卡(内部包含示波器功能电路、flash配置芯片和fpga芯片，fpga芯片内部设有可控制flas芯片比特流文件读写的fpga内部比特流文件读写控制逻辑)。
37.在本实施例中，每隔6个月对示波器板卡的flash芯片中的比特流配置信息进行一次加固，比特流配置信息直接存储于上位机示波器驱动软件中，加固完成后需要进行加固校验。
38.本发明所提供方法在实施例中的具体步骤为：
39.s00、一个电子设备如示波器板卡，包括示波器功能电路、flash配置芯片和fpga芯片，fpga芯片内部设有可控制flas芯片比特流文件读写的fpga内部比特流文件读写控制逻辑模拟，当示波器板卡上电后，fpga和flash芯片上电并完成初始化配置流程，上位机控制电脑通过总线接口识别到设备，并可以与板卡的fpga进行通信；
40.s01、上位机控制电脑中的示波器驱动软件读取flash芯片烧写日志文件，并提取出最近一次烧写日期x1；
41.s02、将x1与当前实时日期x2进行比较，得到flash芯片上次烧写时间据现在的时间差
△
x＝(x2-x1)；
42.s03、判断
△
x是否达到了6个月，如果
△
x≥6月，则说明该示波器板卡的flash芯片需要重新加固，上位机电脑将控制示波器板卡内开始加固流程；
43.s04、本次在示波器驱动软件中预留了比特流配置文件，不需要读取flash信息；
44.s05、本步骤跳过；
45.s06、通过上位机控制电脑控制fpga内部比特流文件读写控制模块，将上位机软件中的比特流配置文件烧写进flash芯片中；
46.s07、烧写完成后，将本次加固的时间进行存储，随机开始加固校验；
47.s08、上位机控制电脑内的示波器驱动软件再次控制示波器板卡上fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机，并与示波器驱动软件内存储的比特流配置文件做对比；
48.s09、如果对比成功，则加固校验通过，整个流程结束；若对比不成功，则重新执行s06～s09步骤直至完成加固和加固校验流程。
49.综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，其特征在于，包括如下步骤：s00、电子设备的功能电路、fpga芯片以及flash芯片上电之后，fpga完成初始化，上位机通过通信接口识别到电子设备并具备与fpga芯片通信的条件；s01、上位机读取flash芯片烧写日志文件，并提取出最近一次烧写日期x1；s02、上位机将x1与当前实时日期x2进行比较，得到flash芯片上次烧写时间据现在的时间差
△
x＝(x2-x1)；s03、判断
△
x是否达到了预设的时间标准x，如果
△
x≥x，则说明该flash芯片需要重新加固；s04、判断是采用现有flash芯片中比特流配置文件还是上位机预留比特流配置文件进行加固，若采用上位机预留比特流配置文件进行加固则直接跳转到流程s06；若采用flash芯片中比特流配置文件进行加固执行s05；s05、采用现有flash芯片中比特流配置文件加固，上位机控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机中；s06、上位机向fpga内部比特流文件读写控制模块发送指令，读写控制模块将上位机软件中的比特流配置文件烧写进flash芯片中；s07、烧写完成后，将本次加固的时间进行存储。2.如权利要求1所述的一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，其特征在于，所述s07中，存储完成后，上位机软件对加固进行校验。3.如权利要求2所述的一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，其特征在于，所述s07中，加固校验时，上位机软件再次控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中，并与上位机软件已存储的比特流配置文件作对比。4.如权利要求2所述的一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，其特征在于，所述s07中，加固校验时，上位机软件再次控制fpga内部比特流文件读写控制模块将flash芯片中比特流配置文件读取至上位机软件中，并与本次加固前从flash芯片读出的比特流配置文件作对比。5.如权利要求2所述的一种降低因flash芯片缺陷导致fpga初始化失败概率的方法，其特征在于，所述s07中，如果加固校验不成功，则返回s06重新进行加固。