一种闭锁控制电路的制作方法

1.本发明涉及mcu芯片技术领域，尤其涉及一种闭锁控制电路。

背景技术：

2.微控制单元(microcontroller unit；mcu)，又称单片微型计算机或者单片机，其是通过将中央处理器、内存、计数器、usb、a/d转换等等接口以及驱动电路整合在单一的芯片上所形成的。mcu芯片广泛应用于测控系统、智能仪表、智能接口、功能集散系统等等工业领域。
3.mcu芯片在上电后，需要一段时间加载程序，这段时间短则数毫秒，长则数秒。在加载程序期间，mcu的io引脚状态不稳定，容易误发信号。在包含mcu芯片的控制电路中，为了避免在mcu芯片加载程序期间，关键输出端口误发信号，会通过设置硬件闭锁电路，封锁mcu的输出端口。
4.现有的硬件闭锁电路采用rc电路以及与门电路构成，其闭锁原理为在rc电路的输出电压达到与门电路的输入置高阈值前，封锁mcu的输出端口输出信号。由于现有的硬件闭锁电路中的rc电路中的rc参数以及与门电路的置高阈值存在误差，为了减少误差，一般会设置较大裕量的rc参数。然而，rc参数裕量所对应的时间段，mcu无法正常发出控制指令，因此，存在mcu芯片已经完成程序加载任务，但仍然需要等待rc电路的输出达到与门电路的输入置高阈值之后，才能正常发出指令的问题，影响mcu的及时性。

技术实现要素：

5.本发明提供了一种闭锁控制电路，用于解决现有技术中mcu芯片在加载程序后无法及时发出控制信号的问题。
6.本发明提供的一种闭锁控制电路，包括：正电源、负电源、第一滤波电容、第二滤波电容、泄放二极管、第一延时电阻、延时电容、第二延时电阻、mos管、栅极驱动电阻、泄放电阻、第一光电开关、第二光电开关、第一与门、第二与门、第三与门、mcu芯片；
7.所述第一滤波电容的的第一端、所述泄放二极管的第一端、所述第一延时电阻的第一端分别连接所述正电源；所述第一滤波电容的第二端接地；
8.所述第一延时电阻的第一端连接所述第一与门的第一输入端；
9.所述第一延时电阻的第二端分别连接所述第一与门的第二输入端、所述泄放二极管的第二端、所述延时电容的第一端；
10.所述延时电容的第二端分别连接所述第二延时电阻的第一端、所述mos管的第二端；
11.所述第二延时电阻的第二端分别与所述mos管的第三端、所述第二滤波电容的第一端连接；所述第二延时电阻的第二端接地；
12.所述mos管的第一端分别连接所述泄放电阻的第一端、所述栅极驱动电阻的第一端；所述mos管的第三端分别连接所述泄放电阻的第二端；
13.所述栅极驱动电阻的第二端连接所述第一光电开关的第一端；所述第一光电开关的第二端与所述第二光电开关的第一端连接；
14.所述第二光电开关的第二端、所述第二滤波电容的第二端分别与所述负电源连接；
15.所述第一与门的输出端分别连接所述第二与门的第一输入端、所述第二与门的第二输入端、所述第三与门的第一输入端；
16.所述第一光电开关的第三端和第四端、所述第二光电开关的第三端和第四端、所述第二与门的输出端、所述第三与门的第二输入端分别与所述mcu芯片连接。
17.可选地，所述mos管为耗尽型mos管；所述mos管的第一端为栅极，所述mos管的第二端为漏极，所述mos管的第三端为源极。
18.可选地，所述泄放二极管的第一端为阴极，所述泄放二极管的第二端为阳极。
19.可选地，所述第一光电开关包括第一光敏晶体管组和第一发光二极管；
20.所述第一光敏晶体管组的两端分别为所述第一光电开关的第一端和第二端；
21.所述第一发光二极管的第一端和第二端分别为所述第一光电开关的第三端和第四端。
22.可选地，所述第二光电开关包括第二光敏晶体管组和第二发光二极管；
23.所述第二光敏晶体管组的两端分别为所述第二光电开关的第一端和第二端；
24.所述第二发光二极管的第一端和第二端分别为所述第二光电开关的第三端和第四端。
25.可选地，所述第一光敏晶体管组由两个串联的mos管组成。
26.可选地，所述第二光敏晶体管组由两个串联的mos管组成。
27.可选地，所述第二延时电阻的阻值为所述第一延时电阻的三倍或者三倍以上。
28.可选地，所述第一延时电阻的阻值为10kω。
29.可选地，所述第一延时电阻r1的取值范围为1kω至50kω。
30.从以上技术方案可以看出，本发明具有以下优点：
31.本实施例提供了一种闭锁控制电路，通过泄放二极管、第一延时电阻、延时电容、第二延时电阻、mos管组成可控的延时电路，在mcu加载程序期间，闭锁第三与门的输出，避免mcu加载程序期间，io引脚状态不稳定误发信号的情况，并且通过mcu、第一光电开关、第二光电开关组成控制电路，在mcu完成程序加载之后，通过第一光电开关、第二光电开关控制mos管导通，解锁第三与门f3，使mcu在完成程序加载后，及时发出控制信号，解决现有技术中mcu芯片在完成程序加载之后，不能及时地发出控制信号的问题，提高闭锁电路的可靠性和及时性。
附图说明
32.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
33.图1为本发明实施例提供的一种闭锁控制电路的结构示意图。
具体实施方式
34.本发明实施例提供了一种闭锁控制电路，用于解决现有技术中mcu芯片在加载程序后无法及时发出控制信号的技术问题。
35.为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
36.请参阅图1，图1为本发明实施例提供的一种闭锁控制电路的结构示意图。
37.本实施例提供的一种闭锁控制电路，包括：正电源vcc和负电源vdd；第一滤波电容c1、第二滤波电容c2、泄放二极管d1、第一延时电阻r1、延时电容c3、第二延时电阻r2、mos(metal-oxide-semiconductor field-effect transistor,mosfet)管q1、栅极驱动电阻r3、泄放电阻r4、第一光电开关s1、第二光电开关s2、第一与门f1、第二与门f2、第三与门f3、mcu芯片。
38.第一滤波电容c1的的第一端、泄放二极管d1的第一端、第一延时电阻r1的第一端分别连接正电源vcc；第一滤波电容c1的第二端接地；
39.第一延时电阻r1的第一端连接第一与门f1的第一输入端；
40.第一延时电阻r1的第二端分别连接第一与门f1的第二输入端、泄放二极管d1的第二端、延时电容c3的第一端；
41.延时电容c3的第二端分别连接第二延时电阻r2的第一端、mos管的第二端；
42.第二延时电阻r2的第二端分别与mos管q1的第三端、第二滤波电容c2的第一端连接；第二延时电阻r2的第二端接地；
43.mos管q1的第一端分别连接泄放电阻r4的第一端、栅极驱动电阻r3的第一端；mos管q1的第三端分别连接泄放电阻r4的第二端；
44.栅极驱动电阻r3的第二端连接第一光电开关s1的第一端；第一光电开关s1的第二端与第二光电开关s2的第一端连接；
45.第二光电开关s2的第二端、第二滤波电容c2的第二端分别与负电源vdd连接；
46.第一与门f1的输出端分别连接第二与门f2的第一输入端、第二与门f2的第二输入端、第三与门f3的第一输入端；
47.第一光电开关s1的第三端和第四端、第二光电开关s2的第三端和第四端、第二与门f2的输出端、第三与门f3的第二输入端分别与mcu芯片连接。
48.在一个具体的实施例中，mos管q1为耗尽型mos管q1，mos管q1的第一端为栅极g，第二端为漏极d、第三端为源极s。
49.需要说明的是，mos管q1由于工艺制造原因，其内部会自带一个寄生二极管，具体如说明书附图1所示。
50.在本实施例提供的闭锁控制电路的工作原理为：
51.在电路通电之前，正电源vcc和负电源vdd无电压，第一滤波电容c1、第二滤波电容c2、延时电容c3无电压，因此第一与门f1的第一输入端和第二输入端为低电平，第一与门f1的输出端为低电平。而由于第一与门f1的输出端分别与第二与门f2的第一输入端和第二输
入端，以及第三与门f3的第一输入端连接，当第一与门f1的输出端为低电平时，第二与门f2的输出端和第三与门f3的第一输入端均为低电平。
52.正电源vcc和负电源vdd上电后，正电源vcc为第一与门f1、第二与门f2、第三与门f3、mcu芯片供电，使第一与门f1的第一输入端为高电平。由于第一光电开关s1和第二光电开关s2处于截止状态，mos管q1的栅极无控制电压时，漏源两极为导通状态，因此正电源vcc可以通过第一延时电阻r1、mos管q1的漏源极，为延时电容c3充电。由于延时电容c3在充电时的初始电压为0v，所以与延时电容c3的第一端连接的第一与门f1的第二输入端为低电平，从而使第一与门f1的输出低电平。而第一与门f1的输出端分别连接第二与门f2的第一输入端和第二输入端，以及第三与门f3的第一输入端，当第一与门f1的输出低电平时，第二与门f2和第三与门f3均输出低电平，使得与第三与门f3的第二输入端连接的mcu芯片无法输出信号，达到闭锁mcu芯片的目的，从而可以防止正电源vcc和负电源vdd上电后，mcu芯片加载程序期间输出不可控的控制信号。
53.需要说明的是，当第三与门f3的第一端为低电平时，mcu芯片无论向第三与门f3输入任何信号，第三与门f3的输出均为低电平，基于此，mcu芯片在加载程序期间是无法输出控制信号的，从而避免了mcu芯片加载程序期间输出不可控的控制信号。
54.当mcu芯片判定程序加载完成之后，mcu芯片输出控制信号至第一光电开关s1、第二光电开关s2，使第一光电开关s1和第二光电开关s2导通。当第一光电开关s1和第二光电开关s2导通时，mos管q1的栅极g端通过栅极驱动电阻r3连接到负电源vdd，此时mos管q1的漏源极会进入截止状态，则第一延时电阻r1与延时电容c3分压的初始电路状态，变为第一延时电阻r1与延时电容c3、第二延时电阻r2分压状态。而第二延时电阻r2的阻值为第一延时电阻r1的阻值的3倍以上，因此当mos管q1的漏源极会进入截止状态，第二延时电阻会分担更多的电压，使第一与门f1的第二输入端对地电压达到第一与门的置高阈值，从而使第一与门f1的两个输入端均为高电平，进而使第一与门f1的输出为高电平。而由于第一与门f1的输出端分别与第二与门f2的第一输入端和第二输入端，以及第三与门f3的第一输入端连接，当第一与门f1的输出端为高电平时，第二与门f2的输出端和第三与门f3的第一输入端均为高电平。
55.第二与门f2的输出端与mcu芯片连接，基于此连接关系，第二与门f2将高电平信号反馈至mcu芯片。当mcu芯片接收到第二与门f2反馈的高电平信号时，说明第三与门f3的第一输入端为高电平，即第三与门f3已经解锁，此时mcu芯片可以通过第三与门f3的第二输入端正常输出控制信号。因此，通过本实施例提供的控制电路，mcu芯片无需如现有技术中等待电容充电至满足与门的置高阈值后，才能正常发出指令。
56.在另一个优选的实施例中，当mcu芯片接收到第二与门f2发送的高电平信号时，输出控制信号至第三与门f3的第二输入端，通过第三与门f3输出信号。
57.本实施例提供了一种闭锁控制电路，通过泄放二极管d1、第一延时电阻r1、延时电容c3、第二延时电阻r2、mos管q1组成可控的延时电路，在mcu加载程序期间，闭锁第三与门f3的输出，避免mcu加载程序期间，io引脚状态不稳定误发信号的情况，并且通过mcu、第一光电开关s1、第二光电开关s2组成控制电路，在mcu完成程序加载之后，通过第一光电开关s1、第二光电开关s2控制mos管q1导通，解锁第三与门f3，使mcu在完成程序加载后，及时发出控制信号，解决现有技术中mcu芯片在完成程序加载之后，不能及时地发出控制信号的问
题。
58.而且，本实施例中设置了延时电容c3，即便mos管q1、栅极驱动电阻r3、泄放电阻r4、第一光电开关s1、第二光电开关s2失效，无法控制耗尽型mos管q1关断，仍可以通过第一延时电阻r1、延时电容c3进行分压，实现第三与门f3的解锁，进一步提高了闭锁控制电路的容错性。
59.在一个具体的实施例中，泄放二极管d1的第一端为阴极，第二端为阳极，其用于在电路掉电之后，为延时电容c3提供快速放电通道，为mcu下一次上电做好准备。
60.在一个具体的实施例中，第一光电开关s1包括第一光敏晶体管组和第一发光二极管；第一光敏晶体管组的两端分别为第一光电开关s1的第一端和第二端；第一发光二极管的第一端和第二端分别为第一光电开关s1的第三端和第四端。
61.在一个具体的实施例中，第一光敏晶体管组由两个串联的mos管组成。
62.需要说明的是，可参考图1，在第一光电开关s1中，两个mos管的栅极相互连接，源极相互连接。
63.在一个具体的实施例中，第二光电开关s2包括第二光敏晶体管组和第二发光二极管；第二光敏晶体管组的两端分别为第二光电开关s2的第一端和第二端；第二发光二极管的第一端和第二端分别为第二光电开关s2的第三端和第四端。
64.在一个具体的实施例中，第二光敏晶体管组由两个串联的mos管组成。
65.需要说明的是，可参考图1，在第二光电开关s2中，两个mos管的栅极相互连接，源极相互连接。
66.需要说明的是，在本实施例中，第一发光二极管的第一端为阳极，第二端为阴极，第二发光二极管的第一端为阳极、第二端为阴极，mcu芯片在加载程序完成之后，其控制与第一发光二极管、第二发光二极管连接的四个端口输出相应的电信号，导通第一发光二极管和第二发光二极管。
67.可以理解的是，mcu芯片只有输出正确的电信号，才会使第一发光二极管、第二发光二极管导通，然后通过第一发光二极管、第二发光二极管导通第一光敏晶体管组和第二光敏晶体管组。
68.作为一个示例说明，mcu芯片判定程序加载完成之后，控制与发光二极管的阳极端连接的端口输出正的电信号，控制与发光二极管的阴极连接的端口输出负的电信号，使得发光二极管正向导通(即为发光二极管提供正向的导通电流)，进而通过发光二极管导通光敏晶体管组。
69.因此，本实施例通过设置两组光电开关，并且设置mcu的4个输出端口分别与两组光电开关连接，避免mcu芯片在不稳定的情况输出不可控的信号导通光电开关，解锁第三与门电路，从而导致输出错误信号的情况，进一步提高闭锁控制电路的可靠性。
70.需要说明的是，光电开关的组数可以设置超过两组，从而更进一步提高闭锁控制电路的可靠性。
71.在一个具体的实施例中，第二延时电阻的阻值是第一延时电阻的三倍或者三倍以上。
72.在一个具体的实施例中，第一延时电阻r1的取值可以为10kω。
73.在另一个具体的实施例中，第一延时电阻r1的取值范围可以为1kω至50kω。
74.在一个具体的实施例中，第二延时电阻r2的取值可以为30kω。
75.在另一个具体的实施例中，第二延时电阻r2的取值范围可以为3kω至150kω。
76.在一个具体的实施例中，延时电容c3的取值可以为47uf。
77.在另一个具体的实施例中，延时电容c3的取值范围可以为1uf-1000uf。
78.在一个具体的实施例中，延时电容c3可以选择漏电流较小的陶瓷电容或者钽电容。
79.在一个具体的实施例中，第二滤波电容c2用于为负电源vdd滤波，以便为mos管q1提供稳定的电信号，避免mos管q1出现乱通断的情况，从而进一步提高闭锁控制电路的可靠性和稳定性。
80.在一个具体的实施例中，泄放电阻r4用于稳定mos管q1的栅极电压，避免mos管q1出现乱通断的情况，进一步提高闭锁控制电路的可靠性和稳定性。
81.在一个具体的实施例中，第一滤波电容c1用于为正电源vcc滤波。
82.综上，本实施例提供的一种闭锁控制电路至少包括以下优点：
83.(1)通过泄放二极管d1、第一延时电阻r1、延时电容c3、第二延时电阻r2、mos管q1组成可控的延时电路，在mcu加载程序期间，闭锁第三与门f3的输出，避免mcu加载程序期间，io引脚状态不稳定误发信号的情况，提高闭锁控制电路的可靠性。
84.(2)通过mcu、第一光电开关s1、第二光电开关s2组成控制电路，在mcu芯片完成程序加载之后，通过第一光电开关s1、第二光电开关s2控制mos管q1导通，解锁第三与门f3，使mcu芯片在完成程序加载后，及时发出控制信号，提高mcu芯片的及时性，增强了硬件闭锁电路与mcu芯片的软件配合。
85.(3)本实施例中设置了延时电容c3，即便mos管q1、栅极驱动电阻r3、泄放电阻r4、第一光电开关s1、第二光电开关s2失效，无法控制耗尽型mos管q1关断，仍可以通过第一延时电阻r1、延时电容c3进行分压，实现第三与门f3的解锁，进一步提高了闭锁控制电路的容错性。
86.(4)通过设置泄放二极管d1，在电路掉电之后，为延时电容c3提供快速放电通道，为mcu芯片的下一次上电做好准备。
87.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
88.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
89.除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
90.以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前
述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

技术特征：

1.一种闭锁控制电路，其特征在于，包括：正电源、负电源、第一滤波电容、第二滤波电容、泄放二极管、第一延时电阻、延时电容、第二延时电阻、mos管、栅极驱动电阻、泄放电阻、第一光电开关、第二光电开关、第一与门、第二与门、第三与门、mcu芯片；所述第一滤波电容的的第一端、所述泄放二极管的第一端、所述第一延时电阻的第一端分别连接所述正电源；所述第一滤波电容的第二端接地；所述第一延时电阻的第一端连接所述第一与门的第一输入端；所述第一延时电阻的第二端分别连接所述第一与门的第二输入端、所述泄放二极管的第二端、所述延时电容的第一端；所述延时电容的第二端分别连接所述第二延时电阻的第一端、所述mos管的第二端；所述第二延时电阻的第二端分别与所述mos管的第三端、所述第二滤波电容的第一端连接；所述第二延时电阻的第二端接地；所述mos管的第一端分别连接所述泄放电阻的第一端、所述栅极驱动电阻的第一端；所述mos管的第三端分别连接所述泄放电阻的第二端；所述栅极驱动电阻的第二端连接所述第一光电开关的第一端；所述第一光电开关的第二端与所述第二光电开关的第一端连接；所述第二光电开关的第二端、所述第二滤波电容的第二端分别与所述负电源连接；所述第一与门的输出端分别连接所述第二与门的第一输入端、所述第二与门的第二输入端、所述第三与门的第一输入端；所述第一光电开关的第三端和第四端、所述第二光电开关的第三端和第四端、所述第二与门的输出端、所述第三与门的第二输入端分别与所述mcu芯片连接。2.根据权利要求1所述的电路，其特征在于，所述mos管为耗尽型mos管；所述mos管的第一端为栅极，所述mos管的第二端为漏极，所述mos管的第三端为源极。3.根据权利要求1所述的电路，其特征在于，所述泄放二极管的第一端为阴极，所述泄放二极管的第二端为阳极。4.根据权利要求1所述的电路，其特征在于，所述第一光电开关包括第一光敏晶体管组和第一发光二极管；所述第一光敏晶体管组的两端分别为所述第一光电开关的第一端和第二端；所述第一发光二极管的第一端和第二端分别为所述第一光电开关的第三端和第四端。5.根据权利要求1所述的电路，其特征在于，所述第二光电开关包括第二光敏晶体管组和第二发光二极管；所述第二光敏晶体管组的两端分别为所述第二光电开关的第一端和第二端；所述第二发光二极管的第一端和第二端分别为所述第二光电开关的第三端和第四端。6.根据权利要求4所述的电路，其特征在于，所述第一光敏晶体管组由两个串联的mos管组成。7.根据权利要求5所述的电路，其特征在于，所述第二光敏晶体管组由两个串联的mos管组成。8.根据权利要求1所述的电路，其特征在于，所述第二延时电阻的阻值为所述第一延时电阻的三倍或者三倍以上。9.根据权利要求1所述的电路，其特征在于，所述第一延时电阻的阻值为10kω。
10.根据权利要求1所述的电路，其特征在于，所述第一延时电阻的取值范围为1kω至50kω。

技术总结

本发明涉及MCU芯片技术领域，尤其涉及一种闭锁控制电路。本发明公开了一种闭锁控制电路，通过泄放二极管、第一延时电阻、延时电容、第二延时电阻、MOS管组成可控的延时电路，在MCU加载程序期间，闭锁第三与门的输出，避免MCU加载程序期间，IO引脚状态不稳定误发信号的情况，并且通过MCU、第一光电开关、第二光电开关组成控制电路，在MCU完成程序加载之后，通过第一光电开关、第二光电开关控制MOS管导通，解锁第三与门F3，使MCU在完成程序加载后，及时发出控制信号，解决现有技术中MCU芯片在完成程序加载之后，不能及时地发出控制信号的问题，提高闭锁电路的可靠性和及时性。提高闭锁电路的可靠性和及时性。提高闭锁电路的可靠性和及时性。