数电试题[1]

数字电子综合练习

练习（一）
一、填空：(14分)
1. 数制转换 (DC)H = ( )D= ( )B = ( )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用位转换器。
6. 一个1024×8位的ROM，其存储容量为。
7. 为构成4096×4片RAM，需要片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入电平。

二、用代数法将下列函数化简为最简与或表达式。(10分)
1.；
2..

三、用卡诺图法化简函数，写出它们的最简与或表达式。 (10分)
1.；

2..

四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。 (14分)

五、设计一组合逻辑电路，X为控制端，A、B、C为输入，F为输出。当X =0时，该电路完成意见一致功能(只有当A、B、C都相同时，F=1，否则为钛雷0)；当X=1时，该电路完成意见不一致功能。供选择的器件有：四选一数据选择器、异或门、两输入端与非门。(12分)

六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。(10分)

七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。设触发器的初始状态均为0。(10分)

八、中规模四位二进制计数器T214，其功能表和符号如下图所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是异步清零端，P、T是计数允许控制端，进位端OC未标出。(10分)
1. 利用T214的同步预置端构成一个六进制加法计数器。
2. 利用T214的异步清零端构成一个十进制加法计数器。

九、定性画出双音报警器中电容C1两端的电压uoc和输出电压uo的波形，计算uoc的频率f 1。(10分)

练习（一）

一、用代数法将下列函数化简为最简与或表达式：（10分）
1．；
2．。

二、用卡诺图法化简下列逻辑函数：（12分）
卫生裤头1．；

2．，约束条件AB+AC=0 ;

3．。

三、要实现图中各TTL门电路输出端所示的逻辑关系，各电路的接法是否正确?（4分）

四、设计一个用与非门实现的交通控制信号灯的检测电路，如果交通灯的控制电路失灵，就可能出现信号灯的无效组合。检测电路要能检测出任何无效组合，并能向维修队发出告警信号。有效组合如图所示。(10分)

五、电路如图所示。1．画出其状态转换图；2．说明电路的逻辑功能。(12分)

六、已知四位同步二进制加法计数器CT74163的符号如图所示。其中是同步清零控制端，是同步预置数控制端，是计数允许控制端，是进位输出端。试用两片CT74163构成一个六十进制计数器。（可选用适当的门电路）(12分)

七、由555定时器构成如图中所示的两种电路，请分别回答下列问题：1.电路名称是什么？ 2.当开关S打开时，分别写出输出脉冲时间参数（周期或脉宽）的近似计算公式。3. 当开关S闭合时，对上述参数有何影响？ (10分)

八、试用八选一数据选择器实现函数。数据选择器CT54151的符号如图所示，A2、A1、A0为地址输入端，D0~D7为数据输入端，为使能端，工作时。(10分)

九.试用可编程逻辑阵列PLA实现图中所示电路的功能。(10分)

十.图中所示电路是倒T形D/A转换器。已知，。当某位数为0，开关接地；为1时，接运放反相端。试求：1. Uo的输出范围； 2 .当时,Uo=? (10分)

练习（三）

一、根据以下各题要求选择正确答案填入空格内。（16分）
1.在图（a）所示电路中，当电路其它参数不变：仅减小时，三极管的饱和程度（减轻、加深、不变）；仅减小时，三极管的饱和程度（减轻、加深、不变），它的管压降（增大、减小、不变）。

2.由TTL门组成的电路如图（b）所示。已知它们的输入短路电流IIS为1.5mA,它们的高电平输入电流IIH为0.05mA。试求：当图（b）中A为1时，G1的电流（拉，灌）为 mA；当A为0时，G1的电流（拉、灌）为 mA。
3.将十六进制数（DC）H化成二进制数、八进制数和十进制数。
4.某同学有一只TTL异或门，如图（c）所示。试问：若要将它当作反相器使用时，A、B端应如何连接？（请在图上标出）
5.完成A/D转换的一般过程是_________________________________ 。

二、判断下列说法是否正确，凡正确的在括号内打√号，否则打×号。（6分）
1.TTL与非门输入端可以接任意值电阻；（）
2.TTL与非门输出端不能并联使用；（）
3.译码器、计数器、全加器、寄存器都是组合逻辑电路；（）
4.N进制计数器可以实现N分频；（）
5.某一时刻编码器只能对一个输入信号进行编码。（）
6.三态门的输出端可以并接，但三态门的控制端所加的控制信号电平只能使其中一个门处于工作状态，而其它所有的输出端相并联的三态门均处于高阻状态。（）
三、用图中所示四选一数据选择器实现函数。（10分）

五、要求转换的XY触发器特性方程为。（10分）
1.试用主从JK触发器实现，画出逻图。
2.试用维持阻塞D触发器实现，画出逻辑图。（为使电路最简可选用各种门电路）

六、一同步时序逻辑电路如图所示，触发器为维持阻塞D触发器，其初态均为0。
1.画出在连续七个时钟脉冲CP作用下输出端Q1、Q2和Z的波形；（8分）
2.分析输出Z与输入CP的关系。

八、保密电锁上有三个键钮A、B、C。要求当三个键钮同时按下时，或A、B两个同时按下时，或按下A、B中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。试用与非门设计此保密锁逻辑电路。（10分）

练习（四）

一、填空：(20分)
1. 数制转换:(6FB)H = ( )D，(1963) D = ( )B = ( )O。
2. 有一数码10010111，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 如果对160个符号进行二进制编码，则至少要位二进制数码。
5. 有一个6位D/A转换器，满度值为10V，则在输出端能分辨出 V电压。
7. 模/数转换的过程通常分为、、、。
二、选择正确答案。(12分)
3. 触发器如下图所示，在能实现的图上打√。

( ) ( ) ( ) ( )
三、用代数法将下列函数化简为最简与或表达式。(10分)
1. ;
2. 。

四、已知函数F1和F2的卡诺图，写出它们的最简与或表达式。(6分)
)

六、用8选一数据选择器(电路符号如题图所示)实现函数 (10分)
F(A、B、C、D) = ? m(0、1、4、8、10、14) + ? d(3、9、13)。

七、试画出题图电路在CP、作用下Q1、Q2的输出波形。 (10分)

练习（五）

一、填空：(13分）
2．逻辑电路中，高电平用1表示，低电平用0表示，则称为逻辑。
3．基本RS、同步RS、主从JK和维持阻塞D四种不同结构的触发器，可以作计数器和移位寄存器的有。
5．与逐次逼近型ADC比较，双积分型ADC转换速度（快、慢），抗干扰能力（强、弱）。
6．将一个包含有16384个基本存储单元的存储电路设计成8位为一个字节的ROM。该ROM有个地址，有个数据读出线。
7．有一个容量为256×4位的RAM。该RAM有个基本存储单元，每次访问个基本存储单元，该RAM有个地址线。

三、现有一个四位二进制数X，要求判别1．4≤X＜7；2．X≤4；3．X≥8。判别电路框图如图所示，请分别用输出函数Y1判别4≤X＜7,Y2判别X≤4,Y3判别X≥8。要求用卡诺图化简函数，并用与非门实现。（15分）

七、试将图中所示的组合逻辑电路用双四选一数据选择器(内有两个独立的四选一数据选择器，但共用地址端A1、A0)实现。(10分)

答案

数字电子技术（一）

一、填空：(14分)
1. 数制转换 (DC)H = ( 220 )D= ( 1101 1100 )B = ( 334 )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用 8 位 A/D 转换器。
6. 一个1024×8位的ROM，其存储容量为 8k 。
7. 为构成4096×4片RAM，需要 8 片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，相当于在该输入端输入高电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入低电平。
二、用代数法将下列函数化简为最简与或表达式。(10分)
1. ；
2. .
解：1.
2.

三、用卡诺图法化简函数，写出它们的最简与或表达式。 (10分)
1. ；2. .
解：1. 2.
四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。(14分)

F1 F2 F3 F4 F5 F6 F7
1
2 与非或非同或异或与或非 OC门三态门
3 1 0 0 1 0 0 1

五、设计一组合逻辑电路，X为控制端，A、B、C为输入，F为输出。当X =0时，该电路完成意见一致功能(只有当A、B、C都相同时，F=1，否则为0)；当X =1时，该电路完成意见不一致功能。供选择的器件有：四选一数据选择器、异或门、两输入端与非门。(12分)

解：按题意
用四选一数据选择器实现函数
若令，，则，，，电路如上图所示。
六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。(10分)

解：按题意列全加器真值表（略），由真值表可得

令（被加数），（加数），（低位进位），则

同理可得全加器逻辑图如上图所示。

七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。设触发器的初始状态均为0。(10分)

解：图中所示电路是一个同步单次脉冲发生电路。波形如右图所示，在输入信号A上升沿后产生一个与CP脉冲同步、且宽度等于CP脉冲宽度的时钟单脉冲。

八、中规模四位二进制计数器T214，其功能表和符号图如下所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是异步清零端，P、T是计数允许控制端，进位端OC未标出。(10分)
1. 利用T214的同步预置端构成一个六进制加法计数器。
2. 利用T214的异步清零端构成一个十进制加法计数器。

输入输出
CP C r LD P T A B C D QD QC QB QA
× × × 0 1 1 1 1 × 0 1 1 1 × × 0 × 1 × × × 0 1 × × × × A B C D × × × × × × × × × × × × 0 0 0 0 D C B A 保持保持计数

解：六进制加法计数器十进制加法计数器

九、定性画出双音报警器中电容C1两端的电压uoc和输出电压uo的波形，计算uoc的频率f 1。(10分)

解：根据公式可得

输出波形如图所示

数字电子技术（二）

一、用代数法将下列函数化简为最简与或表达式：（10分）
1．；
2．。
解：1.

2.

二、用卡诺图法化简下列逻辑函数：（12分）
1．；
2．，约束条件 ;
3．。

1. 2. 3.

三、要实现图中各TTL门电路输出端所示的逻辑关系，各电路的接法是否正确？
（4分）

对对错错

四、设计一个用与非门实现的交通控制信号灯的检测电路，如果交通灯的控制电路失灵，就可能出现信号灯的无效组合。检测电路要能检测出任何无效组合，并能向维修队发出告警信号。有效组合如图所示。(10分)

解：用R、Y、G分别表示红、黄、绿灯（1为亮，0为灭），输出Z为报警信号（1为报警，0为正常）。列真值表(略)并化简得
电路如右上图所示

五、电路如图所示。1．画出其状态转换图；2．说明电路的逻辑功能. (12分)

解：1.
2.该电路为三进制计数器。

六、已知四位同步二进制加法计数器CT74163的符号如图所示。其中是同步清零控制端，是同步预置数控制端，、是计数允许控制端，是进位输出端。试用两片CT74163构成一个六十进制计数器。（可选用适当的门电路）(12分)
解：

七、由555定时器构成如图中所示的两种电路，请分别回答下列问题：1.电路名称是什么？ 2.当开关S打开时，分别写出输出脉冲时间参数（周期或脉宽）的近似计算公式。3. 当开关S闭合时，对上述参数有何影响？(10分)

解：1.(a)单稳态触发器。（b）多谐振荡器
2 .(a) （b）
3. (a) （减小）（b）挂式小便器（减小）

八、试用八选一数据选择器实现函数。数据选择器CT54151的符号如图所示，A2、A1、A0为地址输入端，D0~D7为数据输入端，为使能端，工作时。(10分)

解：令，则

九.试用可编程逻辑阵列PLA实现图中所示电路的功能。(10分)
解：根据图中电路，可得

十.图中所示电路是倒T形D/A转换器。已知，。当某位数为0，开关接地；为1时，接运放反相端。试求：1. uo的输出范围； 2 .当时,uo=? (10分)
解：1.uo的范围为。2.

数字电子技术（三）

一、根据以下各题要求选择正确答案填入空格内。（16分）
1. 在图（a）所示电路中，当电路其它参数不变：仅减小时，三极管的饱和程度加深（减轻、加深、不变）；仅减小时，三极管的饱和程度减轻（减轻、加深、不变），它的管压降增大（增大、减小、不变）。

2.由TTL门组成的电路如图（b）所示。已知它们的输入短路电流IIS为1.5mA,它们的高电平输入电流IIH为0.05mA。试求：当图（b）中A为1时，G1的灌电流（拉，灌）为 3 mA;当A为0时，G1的拉电流（拉、灌）为 0.15 mA。
3.将十六进制数（DC）H化成二进制数 11011100 、八进制数 334 和十进制数 220 。
4.某同学有一只TTL异或门，如图（C）所示。试问：若要将它当作反相器使用时，A、B端应如何连接？（请在图上标出）
5.完成A/D转换的一般过程是采样、保持、量化、编码。

二、判断下列说法是否正确，凡正确的在括号内打?号，否则打′号。（6分）
1.TTL与非门输入端可以接任意值电阻；（×）
2.TTL与非门输出端不能并联使用；（? ）
3.aoao3译码器、计数器、全加器、寄存器都是组合逻辑电路；（×）
4.N进制计数器可以实现N分频；（? ）
5.某一时刻编码器只能对一个输入信号进行编码。（? ）
6.三态门的输出端可以并接，但三态门的控制端所加的控制信号电平只能使其中一个门处于工作状态，而其它所有的输出端相并联的三态门均处于高阻状态。（? ）

三、用图中所示四选一数据选择器实现函数
。（10分）
解：令 A1=A，A0=B
则

四、试用一片3线-8线译码器T3138和与非门组成一位全减器（A为被减数，B为减数，J0为低位借位，D为差，J1为向高位发出的借位信号）。已知T3138使能端（）时，输出逻辑表达式为。
（12分）
解：
同理

五、要求转换的XY触发器特性方程为。（10分）
1.试用主从JK触发器实现，画出逻图。
2.试用维持阻塞D触发器实现，画出逻辑图。（为使电路最简可选用各种门电路）
解：电路如图所示
六、一同步时序逻辑电路如图所示，触发器为维持阻塞D触发器，其初态均为0。
1.画出在连续七个时钟脉冲CP作用下输出端Q1、Q2和Z的波形；（8分）
2.分析输出Z与输入CP的关系。

解：输出Z是CP脉冲的三分频。

七、试用四位二进制计数器CT74161组成下列计数器。（10分）
1.用异步清零端组成十二进制计数器。
2.用同步预置端实现5～64循环N=60同步计数器。

八、保密电锁上有三个键钮A、B、C。要求当三个键钮同时按下时，或A、B两个同时按下时，或按下A、B中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。试用与非门和反相器设计此保密锁逻辑电路。（10分）
解：设F为开锁信号（F=1为打开），G为报警信号（G=1为报警）。
A B C F G A B C F G
0 0 0 0 0 1 0 0 1 0
0 0 1 0 1 1 0 1 0 1
0 1 0 1 0 1 1 0 1 0
0 1 1 0 1 1 1 1 1 0
，

九、用555定时器构成的多谐振荡器如图所示。当电位器RW滑动臂移至上、下两端时，分别计算振荡频率和相应的占空比q。（8分）

解：滑动端移至上端时，得频率
占空比
滑动端移至下端时，得频率
占空比
十、由一个三位二进制计数器和一个ROM构成的电路如图所示，试写出输出F1、F2和F3的逻辑表达式。
解：

数字电子技术（四）

一、填空：(20分)
1. 数制转换:(6FB)H = ( 1787 )D，(1963) D = ( 11110101011 )B = ( 3653 )O。
2. 有一数码10010111，作为自然二进制数时，它相当于十进制数151,作为8421BCD码时，它相当于十进制数 97 。
3. 已知某函数，该函数的反函数，该函数的对偶函数F '= 。
4. 如果对160个符号进行二进制编码，则至少要 8 位二进制数码。
5. 有一个6位D/A转换器，满度值为10V，则在输出端能分辨出 V电压。
6. 一个五位地址码、8位输出的ROM，其存储容量为。
7. 模/数转换的过程通常分为采样、保持、量化、编码。
8. 为构成4096×4片RAM，需要 8 片1024×1的RAM。
二、选择正确答案。(12分)
1. 下图电路中，输入端1、2、3为多余端，请在正确接法上打√。

( √ ) ( ) ( ) (√
2. 判断下图电路能否正常工作，请在能正常工作的电路上打√。

( ? ) ( ) ( ) ( ? )

3. 触发器如下图所示，在能实现的图上打√。

(√ ) ( ) (√ ) (√ )
三、用代数法将下列函数化简为最简与或表达式。(10分)
1. ;
2. 。
解：1.
2.
或
或

四、已知函数F1和F2的卡诺图，写出它们的最简与或表达式。(6分)

解：
五、有一列既能自动控制又能手动控制的地铁电气列车，在所有的门都关上和下一段路轨已空出的条件下才能离开站台。但是，如果发生关门故障，则在开着门的情况下，列车只可以通过手动控制开动，但仍要空出下一段铁轨。试用与非门设计一个指示电气列车开动的逻辑电路。
(10分)
解：设A为地铁门开关信号（A=1表示门已关上），B为路轨控制信号（B=1表示路轨空出），C为手动操作信号（C=1表示手动操作）。F为指示列车开动信号（F=1为列车可以开动）。真值表如下所示。
A B C Y A B C Y
0 0 0 0 1 0 0 0
0 0 1 0 1 0 1 0
0 1 0 0 1 1 0 1
0 1 1 1 1 1 1 1
则电路如图所示

六、用8选一数据选择器(电路符号如题图所示)实现函数 (10分)
F(A、B、C、D) = ? m(0、1、4、8、10、14) + ? d(3、9、13)。

解：由卡诺图（右上图）化简可得

令则
电路如左上图所示。
或
令则
(电路略)

七、试画出题图电路在CP、作用下Q1、Q2的输出波形。 (10分)

解：波形如右上图所示。
八、有一中规模四位二进制可逆计数器T215，其功能如下表所示（其中D为高位，A为低位）。如何通过外部接线使其成为六进制加法计数器。要求分别用和实现。（10分）

输入输出
C r LD CP+ CP- A B C D QD QC QB QA
1 0 × 0 × × × × × × × × A B C D 0 0 0 0 D C B A
0 0 1 1 1 1 × × × × × × × × 加法计数减法计数
解：电路如图所示

九、定性画出双音报警器中uo1和uo2的波形，计算小家电控制板uo1的频率f 1。(12分)
解：解：根据公式可得

输出波形如图所示

数字电子技术（五）

一、填空：(13分）
1．TTL与非门的一个输入端经10KΩ电阻接地，其余输入端悬空，输出电压Uo＝ 0.3 V。
2．逻辑电路中，高电平用1表示，低电平用0表示，则称为正逻辑。
3．基本RS、同步RS、主从JK和维持阻塞D四种不同结构的触发器，可以作计数器和移位寄存器的有主从JK、维持阻塞D 。
4．n位倒置 R/2R梯形网络D/A转换器，输出电压Uo＝。
5．与逐次逼近型ADC比较，双积分型ADC转换速度慢（快、慢），抗干扰能力强（强、弱）
6．将一个包含有16384个基本存储单元的存储电路设计成8位为一个字节的ROM。该ROM有 2048 个地址，有 8 个数据读出线。
7．有一个容量为256×4位的RAM。该RAM有 1024 个基本存储单元，每次访问 4 个基本存储单元，该RAM有 8 个地址线。
二、判断下列说法是否正确：（5分）
对于TTL数字集成电路来说，在使用中应注意：
1．电源电压极性不得接反，其额定值为5V。（对指纹读取器）
2．不使用的输入端接1。（错）
3．输入端可以串有电阻器，但其数值不应大于关门电阻。（对）
4．三态门的输出端可以并接，但其控制端所加的控制信号电平只能使其中一个门处于工作状态，而其他所有输出端相并联的三态门均处于高阻态。（对）
5．TTL与非门的扇出系数（即带同类门的个数）仅决定于其带灌电流负载的能力。（错）

三、现有一个四位二进制数X，要求判别1．4≤X＜7；2．X≤4；3．X≥8。判别电路框图如图所示，请分别用输出函数Y1判别4≤X＜7,Y2判别X≤4,Y3判别X≥8。要求用卡诺图化简函数，并用与非门实现。（15分）
解：按题意列真值表
D3 D2 D1 D0 Y1 Y2 Y3 D3 D2 D1 D0 Y1 Y2 Y3
0 0 0 0 0 1 0 1 0 0 0 0 0 1
0 0 0 1 0 1 0 1 0 0 1 0 0 1
0 0 1 0 0 1 0 1 0 1 0 0 0 1
0 0 1 1 0 1 0 1 0 1 1 0 0 1
0 1 0 0 1 1 0 1 1 0 0 0 0 1
0 1 0 1 1 0 0 1 1 0 1 0 0 1
0 1 1 0 1 0 0 1 1 1 0 0 0 1
0 1 1 1 0 0 0 1 1 1 1 0 0 1

由卡诺图化简得

判断电路如图所示

四、已知电路中时钟脉冲CP的频率为1MHZ。假设触发器初始状态均为0。
1．分析电路的逻辑功能，画出状态转换图；（15分）
2．画出Q1、Q2、Q3的波形图（至少六个CP）；
3．输出端Z波形的频率是多少？

解：1.驱动方程
状态方程输出方程
状态转换图
2.输出波形如右上图所示
3.该电路为同步五进制加法计数器，Z的频率为0.2MHz。

五、现有集成同步十进制可逆计数器CT74LS192若干块，TTL与非门若干个。CT74LS192的符号如图所示，其中CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位和借位输出端。要求：（12分）
1．利用CR构成六进制计数器。
2．利用构成数字钟用的二十四进制计数器。
解：电路如图所示

六、由555定时器组成的多谐振荡器如图所示。（10分）
1．计算脉宽tPH、振荡周期T、頻率f和占空比q。
2．画出电容C两端电压uc和输出电压uo的波形图。

解：1.

2.输出波形如右上图所示

七、试将图中所示的组合逻辑电路用双四选一数据选择器(内有两个独立的四选一数据选择器，但共用地址端A1、A0)实现。(10分)
解：由图可得

由四选一数据选择器功能得

令 A1=A，A0=B，比较F1与Y1，F2与Y2得

由此可得逻辑图，如右上图所示。

八、设计一个PLA（可编程逻辑阵列）形式的全减器。设Ai为被减数，Bi为减数，Ci-1为低位借位，差数为Di，向高位的借位为Ci。试在图中所示的PLA逻辑阵列中标出输入、输出及相应的连接点。（10分）
解：列真值表
Ai Bi Ci-1 Di Ci Ai Bi Ci-1 Di Ci
0 0 0 0 0 1 0 0 1 0
0 0 1 1 1 1 0 1 0 0
0 1 0 1 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1