模数转换器(ADC)选型参考指南

模数转换器（ADC）选型参考指南

模数转换器ADC选型参考指南

第⼀章模数转换器简介

陶瓷手链

模拟-数字转换器（ADC）是⼀种将模拟信号转换成对应数字信号的系统/设备，在⼈机交互领域有着极其⼴泛的应⽤。ADC可以提供隔离的测量，例如将输⼊的模拟电压或电流转换为与电压或电流幅度成正⽐的数字。在实际应⽤中，ADC的选型也是⼀个相当重要的环节，为此，我写了这篇⽂章，以供⼤家参考。

第⼆章典型ADC参数

从⼤的⽅⾯来讲，ADC的性能主要由带宽和信噪⽐(SNR)来表征。ADC的带宽主要由其采样率表征。ADC的SNR受许多因素影响，包括分辨率(Resolution)，线性度(Linearity)和精度(Accuracy)（量化级别与真实模拟信号的匹配程度），混叠(Aliasing)和抖动(Jitter)。ADC 的SNR通常通过有效位数(ENOB)来表⽰，理想的ADC的ENOB等于其分辨率。

选择ADC需要匹配输⼊信号的带宽和SNR。如果ADC的采样率⼤于信号带宽的两倍(⼯程上⼀般要求5-10倍)，则根据奈奎斯特采样定理，可以实现⽆失真的信号重构。量化误差的存在限制了理想ADC的SNR。⼀般认为，若ADC的SNR超过输⼊信号的SNR，则可认为输出的数字信号是对模拟输⼊信号的⽆失真数字表⽰。

立体绣花2.1 ADC选型需要注意的基础参数

参数定义

量程(full-scale range, FSR)ADC允许输⼊的模拟信号范围

分辨率(Resolution, n)ADC输出数字数据的位数，例如，12位ADC，分辨率即为n=12最低有效位(One least significant bit, LSB)ADC的最⼩分辨率，例如，12位ADC，LSB=FSR/2^n 采样率(Sampling rate)ADC的最⼤采样率，最好⽐信号带宽⼤5-10倍以获得最佳的重构效果参考电平(Vref)ADC的的参考电平，有集成于内部与外部加⼊的两种，需要根据精度、温飘等需求来选择通道数(Channel number)ADC的模拟输⼊通道数无线抄表

根据上述参数，能够完成⼤部分的ADC基础选型⼯作。

2.2 ADC选型需要注意的进阶参数

1. ADC架构

2. ADC通信协议

3. 信噪⽐SNR

4. 电源抑制PSR

5. 共模抑制CMR

6. 串扰Crosstalk

7. 微分⾮线性DNL

8. 积分⾮线性INL

9. ADC输⼊阻抗

2.2.1 ADC架构

以最常⽤的SAR-ADC与Σ-Δ ADC为例说明。

SAR-ADC

上图显⽰了基于电荷再分配电容数模转换器(DAC)阵列的逐次逼近型寄存器(SAR)的基本转换器架构。它在每⼀个转换开始的边沿上对输⼊信号进⾏⼀次采样，在每⼀个时钟边沿上进⾏位对⽐，并通过控制逻辑调节数模转换器的输出，直到该输出极为接近地匹配模拟输⼊(类似砝码称重的原理，从最⾼位到最低位依次⽐较)。因此，它需要来⾃独⽴外部时钟的N个时钟周期，以便以迭代⽅式实现N位的转换。

Σ-Δ ADC

上图显⽰了基本的Σ-Δ型ADC架构，它以调制器的过采样频率(KfS)对模拟输⼊信号连续采样，其转换输出为KfS处系列采样的加权均值。分辨率较⾼的Σ-Δ型ADC转换时间较长，因为需要2^N次采样才能完成单次转换。过采样、量化噪声整形、数字和抽样滤波器三种技术保证了Σ-Δ型ADC的⾼分辨率。

内部⽐较器噪声和DAC线性度决定SAR ADC转换的精度，⽽调制器中积分器的建⽴时间(开关)则决定Σ-Δ型ADC转换的精度。SAR ADC 的输⼊带宽(数⼗MHz)⽐采样频率⾼(输⼊带宽意味着采样/保持电路的⼯作时间，不⼯作时通道电压被固定，因此会⽐实际采样率⾼)。所需输⼊信号带宽⼀般在数⼗到数百kHz内，因此，需要⽤抗混叠滤波器过滤掉折回⽬标带宽的⽆⽤混叠信号。在Σ-Δ型ADC的情况下，所需输⼊信号带宽通常在DC⾄⼏kHz之间，数字滤波器的输⼊带宽低于调制器的采样频率，因此，放宽了抗混叠要求。数字滤波器滤除⽬标带宽以外的噪声，抽取器则降低输出数据速率，使其回到奈奎斯特速率。

香肠和扇贝插在一起翻译英文SAR ADC因为易⽤性、低功耗、⼩封装和低延迟等特点⽽在很多应⽤中⼴受青眯。 Σ-Δ型ADC具有卓越的带外抑制性能，⽽且在实现斩波功能的情况下，能抑制接近直流(50 Hz/60 Hz)的1/f噪声成分，因⽽⼴泛运⽤于⼯业应⽤和⾳频应⽤中。

纱窗角码2.2.2 ADC通讯协议

常见的有如SPI、IIC、多路输出等，具体参见数据⼿册。

2.2.3 信噪⽐SNR

信噪⽐⽤于描述ADC输出数据中，信号与噪声的幅值之⽐。常常有如下的定义⽅式：

1. 有效分辨率：虽然12位ADC的分辨率在数据⼿册上声明的可以达到12位，但受限于噪声，其有效位数可能只有11位；

2. 信噪⽐：满量程信号输⼊的⽅根有效值(RMS)与噪声的均⽅根有效值(RMS)之⽐：

SNR=20log(MaxRMSSignal/RMSNoise)

2.2.4 电源抑制PSR

PSR代表着电源纹波与ADC输⼊耦合，并呈现在其数字输出上的⽐例。若电源上的噪声是20mV均⽅根，⽽转换器输⼊范围是0.7 V均⽅根，并且转换器PSR为30dB，则电源噪声会在数字输出中呈现⼀条-61dBFS的谱线。该参数在医疗应⽤、⼯业应⽤等⾼噪声场合需要特别考虑。

2.2.5 共模抑制CMR

共模抑制(CMRR)测量存在共模信号时引起的差模信号，主要由ADC输⼊结构不可能做的完全⼀致⽽

引起。许多ADC采⽤差分输⼊来实现对共模信号的⾼抗扰度，因为差分输⼊结构本⾝抑制偶数阶失真积。与PSR⼀样，电源纹波、接地层上产⽣的⾼功率信号、混频器和RF滤波器的RF泄漏以及能够产⽣⾼电场和磁场的应⽤会引起共模信号。虽然许多转换器不标明CMRR，但⼀般具有50 dB⾄80 dB的CMRR。

2.2.6 串扰Crosstalk

串扰表⽰每路模拟输⼊与其它模拟输⼊的隔离程度。对于具有多路输⼊通道的ADC，串扰指从⼀路模拟输⼊信号耦合到另⼀路模拟输⼊的信号总量，该值通常以分贝(dB)为单位表⽰。

2.2.7 微分⾮线性误差DNL

对于ADC，触发任意两个连续输出编码的模拟输⼊电平之差应为1 LSB (DNL = 0)，实际电平差相对于1 LSB的偏差被定义为DNL。

2.2.8 积分⾮线性误差

INL

2.2.9 ADC输⼊阻抗

ADC的阻抗匹配问题在特定架构的ADC中显得尤为重要，其会影响数据转换的精度。当往特定接⼝串⼊ADC时候，其相当于并联⼀个阻抗为ADC输⼊阻抗的元件，故会对电路的分压产⽣⼀定的影响。当信号源内阻与ADC输⼊阻抗相近时，会对ADC精度产⽣较⼤的影响。常见的解决⽅案是保证源端相⽐于ADC输⼊阻抗低阻，或者采⽤输⼊缓冲器(⼀般Σ-Δ型ADC内会内置)来提⾼输⼊阻抗。

参考⽂献

1. ADI. 在多路复⽤数据采集系统中使⽤精密SAR转换器和Σ-Δ型转换器的设计权衡

2. ADI. 九项常被忽略的ADC技术规格

3. ADI. 模数转换器与驱动器IC搜票网

本文发布于:2024-09-22 01:59:23，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/2/254422.html

上一篇：Delta-Sigma(Σ-Δ) AD转换器原理及PSPICE仿真

下一篇：基于微机控制下的变压器参数采集及监控系统设计