DeltaSigma AD 转换器原理
及 PSPICE 仿真
杀螺剂铅封螺丝作者：陈拓 2011年1月5日 chentuo@ms.xab.ac
概述
DeltaSigma 或ΣΔ模数转换器具有高分辨率、高集成度、成本低和使用方便的特点， 近年来得到广泛的应用。特别是ΣΔ ADC 易于用 FPGA 实现，逻辑电路可以完全集成在 FPGA内部，只需要很少的外围器件，使 FPGA能直接进行混合信号处理，由于 FPGA可扩 展和可重配置的特性，特别适合做产品研发和需要多个 AD 转换器的场合。 本文通过 PSPICE 仿真介绍ΣΔ模数转换器的工作原理。为便于理解原理本文中只有 原理性的描述，没有高深的数学推导。
DeltaSigma 即大写的希腊字母ΣΔ。在数学和物理学中，大写的希腊字母德尔塔 delta (Δ)代表差或变化，大写的希腊字母西格玛 sigma (Σ)代表求和。有时称其为 SigmaDelta，或 ΣΔ。
在 Δ Σ 转换器中，模拟输入电压信号被连接到一个积分器的输入端。在输出端对应输 入大小产生一个电压变化率，或者斜坡。然后用比较器将该斜坡电压与地电位（0V）进行比 “高” 较。比较器的行为就像1 位 AD 转换器，根据积分器的输出是正或负产生1 位的输出（ ）。比较器的输出通过一个以很高频率时钟驱动的 D 触发器被锁存，并且反馈到积 或“低”
分器的另一个输入通道，向 0V方向趋势驱动积分器。基本电路如下：
最左边的运放是积分器。积分器馈入的下一个运放是比较器，或 1位 AD 转换器。接下 来是 D 触发器，
在每个时钟脉冲锁存比较器的输出，发送“高”或“低”信号到电路顶部 的下一个比较器。最后这个比较器用于转换信号极性，将触发器的 0V/5V 逻辑电平输出转 换到+V/V电压信号再反馈到积分器。
工作原理
电路的工作原理如下：
如果积分器输出是正，第一次比较器将输出一个“高”信号给触发器的 D 输入。在下 “高”信号将从Q 线输出到最后一个比较器的放大器输入。最上面的那个比 一个时钟脉冲，
较器将看见一个输入电压大于1/2 +V的阈值电压，它向正方向饱和，发送一个满+V信号到 积分器的另一个输入端。这个+V 反馈信号向负方向驱动积分器输出。如果输出电压一直为 负，反馈环将发送一个矫正信号(V)回到积分器的顶部输入，向正方向驱动它。这就是 deltasigma 行为的概念：第一个比较器感知在积分器输出和 0V电压之间的差(Δ)。积分器求 模拟输入信号与最上面比较器输出的和(Σ)。
PSPICE 仿真
下面我们用 PSPICE 仿真 DeltaSigma ADC。
本文使用 Capture CIS Lite Edition9.2 绘制电路图，用 PSpice Lite Version 9.2 仿真。绘制电路图
先用 OrCAD Capture绘制电路图如下。
信号源采用 FREQ=100KHz 的正弦信号。偏移 VOFF=0，幅度先设置为 0V AMPL=0。
为方便起见图中所有的运算放大器都使用 uA741 模型，因为这个模型很容易到，实 际项目中根据需要选用合适的运放。D 触发器使用 74LS74。在 Capture CIS Lite Edition9.2 和 PSpice Lite Version 9.2 中没有 74LS 系列的元件符号库 74ls.olb、也没有仿真库 74ls.lib， 可以从下面的网站下载：
/download/OrCad/OrCad%20Libraries/Library%20for%20Capture/PSPICE/ 74LS 系列是低功耗肖特基型 TTL 器件，输入高电平最小为 2.0V，输入低电平最大为 0.8V；输出高电平最小位 2.7V，输出低电平最大为 0.5V。我们用 R3 和 R4 分压将 U2 的输 出电压转换为 0V~3.75V 电压，以适应 TTL 输入电平。74LS 模型只接受正电压作为电平信 号，所以我们可以不理会比较器 U2 的负电压输出。R6 和 R7 分压 15V为 2.5V作为参考电
压，将 74LS74 的 TTL输出电平通过 U3 转换为+V–V的电压信号。离子风机aryang
D 触发器的时钟用DSTM1 提供，设置如下：制动减速度
用鼠标右击DSTM1，选择 Edit Pspice Stimulus，打开 New Stimulus 窗口，如下图左。
输入 Name: STM1，选择 Clock，点击 OK，打开 Clock Attributes 窗口，如上图右所示。
设置频率为 10MHz，这个频率越高转换精度越高。与我们的信号源频率 100KHz 相比， 10MHz已经很高了。查手册可知 74LS74 的最大时钟频率可达 25MHz。
从 74LS74 的产品手册可知，当 LCR 和 PRE 端都为高电平时，在时钟的上升沿，D 触 发器将输入端
D 的数据送到输出端Q，并锁存到下一个时钟的上升沿。LCR 和 PRE 端的高 电平由 DSTM2 提供，设置如下图左所示。
输入 Name: STM2，选择 Clock，点击 OK，打开 Clock Attributes 窗口，如上图右所示。
下图是在 Stimulus Editor 中显示的 STM1 和 STM2 的波形，双击波形可以编辑它。
长效复合肥从功能上说，DeltaSigma ADC 的转换结果是一个由触发器输出的串行比特流。如果模 拟输入是 0V，积分器将不会有趋向正或负的斜坡，积分器只响应反馈电压。在这种情况下， 触发器输出将持续在“高”和“低”之间震荡输出，反馈系统前后搜索，试图维持积分器输 出在 0V。下图是ΣΔ转换器以 0V模拟输入运行的示意图。
下图是ΣΔ转换器以 0V模拟输入运行的仿真图。
图中，最顶部 U5A:CLK 是 D 触发器的时钟信号，绿的方波是 D 触发器输出的串行 比特流，黄是积分器的输出波形，蓝是反馈电压，红是积分器的输入信号。
仿真配置文件设置如下图：
如果我们施加一个小的负模拟输入电压，积分器将有一个向负方向倾斜它的输出的趋 势。反馈只能以一个固定的电压（电压电压）在一定的时间内校正积分器的倾斜，这样触发 器的比特流输出将和前面不完全相同。下面是ΣΔ转换器以小负模拟输入运行的示意图。
智能筷子施加一个较大的 （负） 模拟输入信号到积分器， 我们强制它的输出向正方向倾斜的更陡。 这样，反馈系统将输出比以前更多的 1，以带领积分器输出回到 0V。下面是ΣΔ转换器以 中等负模拟输入运行的示意图。
当模拟信号增加很大时，这样做在触发器的数字输出将更多的 1。下面是ΣΔ转换器 以大负模拟输入运行的示意图。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议