非晶硅晶体硅HIT太阳电池研究

       
非晶硅微晶钢/晶体硅HIT太阳电池研究
要:运用AMPS程序模拟计算了p-型非晶硅/n-型晶体硅HIT(Heterojunction with Intrinsic Thin layer) 异质结太阳电池的光伏特性。通过对不同带边补偿情况下的计算结果同文献报道相比较,得出导带补偿小部分(0.18eV),价带补偿大部分(0.5eV)的基本结论。同时还证实界面态是决定电池性能的关键因素,显著影响电池的开路电压(VOC)和填充因子(FF)。最后计算了这种电池理想情况下(无界面态、有背面场、正背面反射率分别为01激光器芯片)的理论效率Eff=27% (AM1.5 100MW/cm2 0.40-1.10μm波段)
关键词:a-Si:H/c-Si异质结,太阳电池,计算机模拟
1 前言
晶体硅太阳电池具有转换效率高,生产技术成熟的优点,一直以来占据太阳电池世界总产量的绝大部分[1]。但传统晶体硅太阳电池生产中的高温(9000C以上)扩散制结工艺又限制了
生产效率的提高和产品成本的进一步降低。多年来各国科学家一直在努力研究探索低成本高产量的高效薄膜太阳电池制造技术[2]。氢化非晶硅(a-Si:H)太阳电池生产工艺温度较低(4000C以下),便于大规模生产,因此受到各国科学家的普遍重视并得到迅速发展[3]。但是,氢化非晶硅(a-Si:H)太阳电池的光致退化(Staebler-Wronski 效应)问题始终没有得到很好的解决,同时其光电转换效率还有待进一步提高。一条可行的途径是用宽带隙的a-Si作为窗口层或发射极,单晶硅、多晶硅片作衬底,形成所谓的异质结太阳电池 [4,5]。这种电池既利用了薄膜制造工艺优势同时又发挥了晶体硅和非晶硅的材料性能特点,具有实现高效低成本硅太阳电池的发展前景。本文运用AMPS-1D[6]计算机模拟程序分析模拟了这种结构,并就相关物理问题作了初步探讨。
物理模型
模拟分析的太阳电池材料和结构参数见表-1。衬底为250微米厚的n-型晶体硅(掺杂浓度为1.4×1016cm-3),n+层(掺杂浓度为2.5×1020cm-3)厚度为100nmp-型非晶硅厚度为10nm(掺杂浓度为1.0×1019cm-3)。
-1 模拟计算中所用参数
Tabl-1 Parameters for calculation
参数
p-a-Si:H
i-a-Si:H
c-Si
厚度(nm)
电子亲合势(eV)
迁移率带隙(eV)
光学带隙(eV)
相对介电常数
有效态密度NC
NV(cm-3eV-1
电子迁移率µn
空穴迁移率µp
带尾态密度
Urbach尾宽
    电子俘获截面
空穴俘获截面
隙间定域态分布
电子俘获截面
空穴俘获截面
掺杂浓度
10
3.45~4.00
1.80
1.72
11.90
2.5×1020
2.5×1020
10(cm2V-1s-1
0.8(cm2V-1s外用贴剂-1
1021cm-3eV-1
0.05(ED)/0.03 (EA)eV
1×10-17cm-2
1×10-15 cm-2
9.5×1018双高斯分布
1×10-15 cm-2
1×10-14 cm-2
NA=1×1019cm-3
0~100
3.45~4.00
1.80
1.72
11.90
2.5×1020
2.5×1020
10(cm2V-1s-1
0.8(cm2V-1s-1
1021cm-3eV-1
0.05(ED)/0.03(EA)eV
1×10-17 cm-2
1×10-15 cm-2
5×1016双高斯分布
1×10-15 cm-2
1×10-14 cm-2
250000
4.05
1.12
1.12
11.90
2.8×1019
1.04×1019
1350(cm2发电机集电环V-1s-1
450(cm2安瓿印字机V-1s-1
1014cm-3eV-1
0.01(ED)/0.01(EA)eV
1×10-17 cm-2
1×10-15 cm-2
1×1012平均分布
1×10-15 cm-2
1×10-14 cm-2
ND=1.4×1016cm-3
非晶硅和晶体硅的吸收系数如图-1所示,分别取自有关参考文献[7,8]
-1 计算所用非晶硅和晶体硅的吸收系数
Fig. 1 Absorption coefficients of a-Si and c-Si used for calculation
计算中,除理论最大效率计算之外,正背面反射率分别为0.10,无陷光结构。顶电极界面(也就是p-型非晶硅一侧的电极界面)和底电极界面(也就是n-型晶体硅一侧的电极界
面)的电子空穴界面复合速率均为1×107cm/s,接触势垒分别为0.26eV(顶电极)和0.1eV(底电极)。
3模拟分析与讨论
3.1界面态对光伏特性的影响
众所周知,影响异质结器件光电特性的核心问题除了能带不连续性以外,还有界面缺陷电子态。
通过在a-Si:Hc-Si之间引入一层 “界面层”,厚度为1nm(约4个原子层),悬键态体密度在1015-1019cm-3之间(由此可推算出界面态面密度Nint109-1013cm-2之间),在带隙(1.12eV)中呈双Gaussian分布,电子空穴俘获截面分别为1×10-14cm21×10-15cm2(类施主态)和1×10-15cm21pbst×10-14cm2(类受主态)。
2为计算所得不同界面态密度情况下,p-a-Si:H/n-c-Si太阳电池在AM1.5100mW/cm2模拟光照条件下的光伏特性的影响。可以看出,界面态对光伏特性的影响很大,尤其是填
充因子(FF)和开路电压(VOC)。在不考虑界面态时,电池效率和填充因子分别高达24%83.2%(无陷光结构)。随着界面态密度的增加,除短路电流以外,电池性能急剧下降,界面态密度为5×1013cm-2时,电池效率和填充因子分别下降为9%0.65,开路电压却只有0.4V。这主要是由于界面缺陷态引起耗尽区的产生复合电流增加,表现为反向漏电电流增大,从图3看出,反向漏电电流随界面态密度增加而增加,而且当界面态密度从5×1012m-2变为5×1013m-2时,反向漏电电流增长近三个数量级。根据太阳电池的理想二极管模型,开路电压与反向饱和电流J0之间的关系为
                                            (1)
2不同界面态密度对太阳电池光伏特性的影响
Fig. 2 Impact of interfacial states density on photovoltaic performances of solar cells
3不同界面态密度太阳电池的反向暗电流
Fig. 3 Different reverse current densities with different interfacial states density
不变时,J0的增大,VOC减小。
填充因子FFJ0间在串联电阻可以忽略的情况下也存在类似的关系式[9]:
                              (2)
因此,VOCFF的减小,必然导致太阳电池效率的下降。
3.2分析能带补偿(Band-gap Offset)的影响。
异质结的能带图取决于材料对的电子亲合势、禁带宽度、导电类型、掺杂浓度以及界面态密度等多种因素。这给异质结带来了多样性,我们也因此不能像对待同质结那样,简单地由结两边费米能级的位置就能推断出能带图的主要特征。原因是界面处材料的电子亲合势不同,能带不再连续,同时界面态对结两边费米能级也有影响。
根据电子亲合势的定义,我们可以得到:
                        (3)
                  (4)
Δχnc-Si:H(a-Si:H)c-Si的电子亲合势之差,Ecnc-Si:H(a-Si:H)c-Si的带隙差。虽然有不少作者报道过非晶硅电子亲合势的测量结果,但由于非晶硅、纳米硅薄膜的结构复杂性和多样性,使得这类参数具有一定程度的不确定性。而晶体硅参数相对比较确定,因此我们通过改变非晶硅电子亲合势来模拟能带补偿对器件光伏特性的影响。Ec0.05-0.60eV之间变化(晶体硅的电子亲合势为4.05eV)。图4给出了Ec0.10eV0.30eV的热平衡条件下的能带图。
4 不同能带补偿情况下的能带图
Fig. 5 Band compensation under different energy band diagram
平衡条件下,异质结两边空间电荷区内自建电势Vb可分别表示为:
                    (5)
                                                (6)
式中q为电子电荷,N为掺杂浓度,x 为空间电荷区厚度,ε为介电常数,下标n表示纳米硅、非晶硅一侧,c表示晶体硅一侧。
两边空间电荷区受电中性条件的约束,xn ND =xc NA,因而有
                                                (7)
即两边的自建势反比于掺杂浓度和介电常数的乘积,低掺杂的晶体硅一侧自建势较高,空
间电荷区也更厚。图4中可以看出,晶体硅一侧耗尽区较宽(150nm),能带弯曲或自建势主要在晶体硅一侧。
值得指出的是,由于异质结处存在能带不连续性,结区总的势垒高度并不等于空间电荷区自建电势之和。电流过程还应受到能带突变量,即能带补偿的影响。
5 能带补偿对太阳电池性能的影响,图(a)、(b)中实线分别表示不同界面密度情况下短路电流Jsc和填充因子FF,虚线则分别表示开路电压和转换效率。
Fig. 5 With compensation of solar cells can influence, Figure (a), (b) solid line, respectively, under different interface circuit current density Jsc and fill factor FF, open circuit voltage, respectively, while dotted lines and conversion efficiency.

本文发布于:2024-09-22 04:02:30,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/2/211483.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:界面   能带   电子   密度
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议