倍频电路以及倍频装置的制作方法

1.本技术属于电子电路技术领域，尤其涉及一种倍频电路以及倍频装置。

背景技术：

2.目前，传统的倍频电路通常由运算放大器组成，主要在于运算放大器的工作频率足够高，可以基于参考信号生成多倍频信号。但目前的问题在于现有的倍频电路通常仅能够应用于低压信号，现有的倍频电路中运算放大器等器件不能够承受过高的电压，且成本较高。

技术实现要素：

3.本技术的目的在于提供一种倍频电路以及倍频装置，旨在解决传统的倍频电路存在的无法应用于高压电路的问题。
4.本技术实施例的第一方面提供了一种倍频电路，包括：第一高压开关电路，分别与信号输入端和高压电源端连接，所述第一高压开关电路被配置为基于所述信号输入端提供的周期变化的参考脉冲信号，通过控制所述高压电源端与地端之间的通断生成并输出第一脉冲信号；延时电路以及x-1个第二高压开关电路，其中，x为所述倍频电路的频率放大倍数，x等于2的n次方，n为大于或等于1的自然数；所述延时电路包括x-1个依次串联的第一延时单元，各个所述第二高压开关电路与所述第一延时单元一一对应，其中，所述延时电路的输入端与所述信号输入端连接，各个所述第一延时单元的输出端与对应的所述第二高压开关电路连接，所述第一延时单元用于将接收到的信号延时后输出至相邻的后一个所述第一延时单元或对应的所述第二高压开关电路；各个所述第二高压开关电路还均与所述高压电源端连接，各个所述第二高压开关电路被配置为基于对应的所述第一延时单元输出的经过延时的所述参考脉冲信号，通过控制所述高压电源端与所述地端之间的通断分别生成并输出x-1个第二脉冲信号；所述第一高压开关电路的输出端与各个所述第二高压开关电路的输出端连接，并通过下拉电阻与所述地端连接，所述第一脉冲信号和各个所述第二脉冲信号用于合成倍频信号；所述第一脉冲信号和各个所述第二脉冲信号的占空比均为所述参考脉冲信号的占空比的1/x，且所述第一脉冲信号和各个所述第二脉冲信号的频率均与所述参考脉冲信号的频率相同，各个所述第一延时单元的延时时长均为所述参考脉冲信号的周期的1/x。
5.其中一实施例中，所述第一高压开关电路包括第二延时单元、第一开关管和第二开关管，所述第一开关管的第一导通端与所述高压电源端连接，所述第一开关管的第二导通端与所述第二开关管的第一导通端连接，所述第一开关管的控制端与所述信号输入端连接，所述第二延时单元的第一端与所述第一开关管的控制端连接，所述第二延时单元的第二端与所述第二开关管的控制端连接，所述第二开关管的第二导通端为所述第一高压开关电路的输出端；所述参考脉冲信号的占空比为y，所述第二延时单元的延时时长为所述参考脉冲信号的周期的y(x-1)/x。
6.其中一实施例中，各个所述第二高压开关电路均包括所述第二延时单元、第三开关管和第四开关管，所述第三开关管的第一导通端与所述高压电源端连接，所述第三开关管的第二导通端与所述第四开关管的第一导通端连接，所述第三开关管的控制端与所述延时电路连接，所述第二延时单元的第一端与所述第三开关管的控制端连接，所述第二延时单元的第二端与所述第四开关管的控制端连接，所述第四开关管的第二导通端为所述第二高压开关电路的输出端。
7.其中一实施例中，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为mosfet。
8.其中一实施例中，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为igbt。
9.其中一实施例中，各个所述第一延时单元和所述第二延时单元均包括电容。
10.其中一实施例中，所述n等于1，所述x等于2，所述倍频信号为二倍频信号。
11.其中一实施例中，所述n等于2，所述x等于4，所述倍频信号为四倍频信号。
12.其中一实施例中，所述n等于3，所述x等于8，所述倍频信号为八倍频信号。
13.本技术实施例的第二方面提供了一种倍频装置，包括多个如上述的倍频电路，各个所述倍频电路依次串联，相邻的两个所述倍频电路之间，前一个所述倍频电路输出的所述倍频信号用于作为后一个所述倍频电路的所述参考脉冲信号。
14.本技术实施例与现有技术相比存在的有益效果是：本技术通过第一高压开关电路、第二高压开关电路和延时电路代替传统倍频电路中的运算放大器，可以基于参考脉冲信号和输入电压生成倍频信号，本技术可适应高电压环境。同时，由于倍频信号是由第一高压开关电路以及各个第二高压开关电路输出的脉冲信号合成得到，单个第一高压开关电路或第二高压开关电路在一个参考脉冲信号的周期内仅需要输出一个脉冲，单个第一高压开关电路或第二高压开关电路的开关频率较低，从而避免由于单个高压开关电路的开关速率较低，无法直接连续输出高频信号的问题。
附图说明
15.图1为本技术一实施例提供的倍频电路的原理示意图；
16.图2为本技术一实施例提供的第一高压开关电路的原理示意图；
17.图3为本技术一实施例提供的第二高压开关电路的原理示意图；
18.图4为本技术一实施例提供的延时电路的原理示意图；
19.图5为本技术一实施例提供的倍频电路的具体电路示意图；
20.图6为本技术一实施例提供的倍频电路的信号波形图。
21.图7为本技术一实施例提供的倍频装置的原理示意图
22.上述附图说明：10、倍频电路；100、第一高压开关电路；200、第二高压开关电路；300、延时电路；310、第一延时单元；400、第二延时单元。
具体实施方式
23.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅
用以解释本技术，并不用于限定本技术。
24.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
25.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
26.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
27.图1示出了本技术一实施例提供的倍频电路的原理示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
28.一种倍频电路10，包括：第一高压开关电路100、延时电路300以及x-1个第二高压开关电路200，其中，x为倍频电路10的频率放大倍数，x等于2的n次方，n为大于或等于1的自然数。第一高压开关电路100分别与信号输入端和高压电源端连接，被配置为基于信号输入端提供的周期变化的参考脉冲信号vin，通过控制高压电源端与地端之间的通断生成并输出第一脉冲信号，高压电源端用于提供输入电压vdd，输入电压vdd可以达到5v～700v，具体可以是600v。
29.延时电路300包括x-1个依次串联的第一延时单元310，各个第二高压开关电路200与第一延时单元310一一对应，其中，第一个第一延时单元310的输入端也即是延时电路300的输入端，延时电路300的输入端用于与信号输入端连接，以接收参考脉冲信号vin，各个第一延时单元310的输入端分别与相邻的前一个第一延时单元310的输出端连接，各个第一延时单元310的输出端还与对应的第二高压开关电路200连接。第一延时单元310用于将该第一延时单元310的输入端接收到的信号延时后通过该第一延时单元310的输出端输出至相邻的后一个第一延时单元310或对应的第二高压开关电路200。
30.各个第二高压开关电路200还均与高压电源端连接，各个第二高压开关电路200被配置为基于对应的第一延时单元310输出的经过延时的参考脉冲信号vin，通过控制高压电源端与地端之间的通断共生成并输出x-1个第二脉冲信号。第一高压开关电路100的输出端与各个第二高压开关电路200的输出端连接，第一高压开关电路100的输出端并通过下拉电阻r1与地端连接，第一脉冲信号和各个第二脉冲信号用于合成倍频信号，第一高压开关电路100控制高压电源端与地端之间导通即控制高压电源端与第一高压开关电路100的输出端之间导通，第一高压开关电路100控制高压电源端与地端之间断开即控制高压电源端与第一高压开关电路100的输出端之间断开。第一脉冲信号和各个第二脉冲信号的占空比均为参考脉冲信号vin的占空比的1/x，第一脉冲信号和各个第二脉冲信号的脉冲宽度为参考脉冲信号vin的脉冲宽度的1/x，且第一脉冲信号和各个第二脉冲信号的频率均与参考脉冲信号vin的频率相同，各个第一延时单元310的延时时长均为参考脉冲信号vin的周期的1/x，第一脉冲信号和各个第二脉冲信号用于合成倍频信号vout。其中，设参考脉冲信号vin的
周期时长为t，则各个第一延时单元310的延时时长均为t/x，由于各个第一延时单元310依次串联，后一个第一延时单元310接收到的信号已经是经过之前的第一延时单元310延时后的参考脉冲信号vin，因此，以信号输入端提供的参考脉冲信号vin为参考，设各个第一延时单元310输出的信号与信号输入端提供的参考脉冲信号vin之间的累积延时时长由小到大依次为t1、t2、
……
t
x-1
，则可得t1＝t/x、t2＝t1+t/x、t3＝t2+t/x、
……
t
x-1
＝t
x-2
+t/x。
31.需要说明的是，本实施例中，第二高压开关电路200与第一高压开关电路100的电路结构相同，但第二高压开关电路200接收到的参考脉冲信号vin经过了延时电路300的延时，且各个第一延时单元310对应的累积延时时长存在递增关系，导致各个第二高压开关电路200输出的各个第二脉冲信号与第一脉冲信号之间存在递增的相位差。最终，通过将第一脉冲信号与各个第二脉冲信号进行合成，即可得到对应的倍频信号vout，第一延时单元310的延时时长与倍频信号vout的相邻的脉冲之间的相位差相对应。
32.本实施例通过第一高压开关电路100、第二高压开关电路200和延时电路300代替传统倍频电路中的运算放大器，可以基于参考脉冲信号vin和输入电压vdd生成倍频信号vout。同时，由于倍频信号vout是由第一高压开关电路100以及各个第二高压开关电路200输出的脉冲信号合成得到，单个第一高压开关电路100或第二高压开关电路200的开关频率较低，从而避免由于单个高压开关电路的开关速率较低，无法由单个高压开关电路直接输出高频信号的问题，同时可以根据参考脉冲信号vin的周期长短以及目标的倍频信号vout的频率放大倍数配置各个第一延时单元310的延时时长，即通过调节各个脉冲信号之间的相位差，从而可以合成对应的倍频信号vout。
33.同时，传统的采用运算放大器的倍频电路通常需要经过参考脉冲信号vin的多个周期之后才能输出目标的倍频信号vout，而本实施例可以在接收到参考脉冲信号vin后，即可立即输出相应的倍频信号vout。传统的倍频电路在参考脉冲信号vin的周期等参数发生变化时，需要对整体架构进行改动，而本实施例仅需要改变各个第一延时单元310参数，就能适应相应变化。
34.如图2所示，本实施例中，第一高压开关电路100包括第二延时单元400、第一开关管q1和第二开关管q2，第一开关管q1的第一导通端与高压电源端连接，第一开关管q1的第二导通端与第二开关管q2的第一导通端连接，第一开关管q1的控制端与信号输入端连接，第二延时单元400的第一端与第一开关管q1的控制端连接，第二延时单元400的第二端与第二开关管q2的控制端连接，第二开关管q2的第二导通端为第一高压开关电路100的输出端，具体地，第二开关管q2的第二导通端与下拉电阻的第一端连接，下拉电阻的第二端与地端连接。设参考脉冲信号vin的占空比为y，第二延时单元400的延时时长为参考脉冲信号vin的周期的y(x-1)/x，具体地，设第二延时单元400的延时时长为ti，则ti＝y(x-1)t/x，其中，y大于0且小于1，y通常设为0.5。
35.需要说明的是，当第一开关管q1和第二开关管q2同时导通时，此时第二开关管q2的第二导通端与高压电源端之间导通，第一开关管q1的第一导通端的电压为高电平，即此时第一高压开关电路100输出的第一脉冲信号为高电平。当第一开关管q1和第二开关管q2中的任意一个关断时，第二开关管q2的第二导通端与高压电源端之间断开，第二开关管q2的第二导通端接地，即此时高压开关电路输出的脉冲信号为低电平。因此，通过第二延时单元400对传输至第二开关管q2的参考脉冲信号vin进行延时，使得第一开关管q1和第二开关
管q2接收到的信号存在相位差，使得第一开关管q1和第二开关管q2同时导通的时间仅为yt-ti，即第一开关管q1和第二开关管q2同时导通的时间等于yt/x，第一高压开关电路100输出的第一脉冲信号的脉冲宽度为参考脉冲信号vin的脉冲宽度的1/x，与目标的倍频信号vout的单个脉冲宽度相对应，此时第一高压开关电路100输出的第一脉冲信号的占空比相应的也仅为参考脉冲信号vin的占空比的1/x。
36.如图3所示，本实施例中，第二高压开关电路200包括第二延时单元400、第三开关管q3和第四开关管q4，第三开关管q3的第一导通端与高压电源端连接，第三开关管q3的第二导通端与第四开关管q4的第一导通端连接，第三开关管q3的控制端与延时电路300中对应的第一延时单元310的输出端连接，第二延时单元400的第一端与第三开关管q3的控制端连接，第二延时单元400的第二端与第四开关管q4的控制端连接，第四开关管q4的第二导通端为第一高压开关电路100的输出端，具体地，第四开关管q4的第二导通端与下拉电阻的第一端连接。第二高压开关电路200输出第二脉冲信号的原理与第一高压开关电路100输出第一脉冲信号的原理相似，不同的是第二高压开关电路200接收到的信号是经过延时电路300延时的参考脉冲信号，接收到的信号不同使得第二高压开关电路200输出的第二脉冲信号与第一脉冲信号之间具有相位差。
37.本实施例中，第一开关管q1、第二开关管q2、第三开关管q3和第四开关管q4均为金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor；mosfet)。具体地，第一开关管q1、第二开关管q2、第三开关管q3和第四开关管q4均为nmos管，nmos管的漏极对应开关管的第一导通端，nmos管的源极对应开关管的第二导通端，nmos管的栅极对应开关管的控制端。在一示例中，第一开关管q1、第二开关管q2、第三开关管q3和第四开关管q4均为n型ldmos(laterally-diffused metal-oxide semiconductor；横向扩散金属氧化物半导体)管。
38.另一实施例中，第一开关管q1、第二开关管q2、第三开关管q3和第四开关管q4均为绝缘栅双极型晶体管(insulated gate bipolar transistor；igbt)。
39.无论是mosfet还是igbt均能够承受较高电压，且相较于运算放大器，mosfet和igbt所需要的成本较低。
40.另一实施例中，第一开关管q1、第二开关管q2、第三开关管q3和第四开关管q4均化合物半导体材料组成的开关器件/芯片，例如gan/sic/gaas开关器件/芯片。
41.本实施例中，各个第一延时单元310和第二延时单元400均包括电容，均为电容延时单元。在一示例中，如图2所示，第一高压开关电路100的第二延时单元400包括电容c1，电容c1的第一端连接对应的第一开关管q1的控制端，电容c1的第二端连接对应的第二开关管q2的控制端，电容c1的第一端即为该第二延时单元400的输入端，电容c1的第二端即为该第二延时单元400的输出端。在一示例中，如图4所示，其中第一个第一延时单元310包括电容c2，第x-1个第一延时单元310包括电容c3。电容c2的第一端既是延时电路300的输入端，也是对应的第一延时单元310的输入端，用于与信号输入端连接，电容c2的第二端为该第一延时单元310的输出端，用于与对应的第二高压开关电路200以及相邻的后一个第一延时单元310的输入端连接。电容c3的第一端为对应的第一延时单元310的输入端，用于与相邻的上一个的第一延时单元310的输出端连接，电容c3的第二端为对应的第一延时单元310的输出端，用于与对应第二高压开关电路200连接。电容c1的数值与第二延时单元400的延时时长
相对应，用于配置目标的倍频信号vout的脉冲宽度。电容c2和电容c3的数值相等，且与第一延时单元310的延时时长相对应，用于配置目标的倍频信号vout的各个脉冲之间的相位差。
42.其中一实施例中，n等于1，x等于2，倍频电路10具体为二倍频电路，如图5所示，图5为本实施例的具体电路示意图，倍频信号vout为二倍频信号。
43.相应地，本实施例中共有一个第一延时单元310和两个第二延时单元400，第一延时单元310的延时时长为t/2，第二延时单元400的延时时长为yt/2。其中，当y为0.5时，第二延时单元400的延时时长为t/4。本实施例中，参考脉冲信号、第一脉冲信号v1、第二脉冲信号v2和倍频信号vout的波形如图6所示。
44.另一实施例中，n等于2，x等于4，倍频电路10为四倍频电路，倍频信号vout为四倍频信号。相应地，本实施例中共有三个第一延时单元310和四个第二延时单元400。各个第一延时单元310的延时时长均为t/4，各个第一延时单元310输出的信号对应的累积延时时长从小到大依次分别为t/4、t/2和3t/4，第二延时单元400的延时时长为3yt/4。其中，当y为0.5时，第二延时单元400的延时时长为3t/8。
45.另一实施例中，n等于3，x等于8，倍频电路10为八倍频电路，倍频信号vout为八倍频信号。相应地，本实施例中共有七个第一延时单元310和八个第二延时单元400。各个第一延时单元310的延时时长均为t/8，各个第一延时单元310输出的信号对应的累积延时时长从小到大依次分别为t/8、t/4、3t/8、t/2、5t/8、3t/4和7t/8，第二延时单元400的延时时长为7yt/8。其中，当y为0.5时，第二延时单元400的延时时长为7t/16。
46.图7示出了本技术一实施例提供的倍频装置的原理示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
47.一种倍频装置，包括若干上述任一实施例的倍频电路10，各个倍频电路10依次串联，相邻的两个倍频电路10之间，前一个倍频电路10输出的倍频信号用于作为后一个倍频电路10的参考脉冲信号。通过多个倍频电路10可以实现信号频率的多级放大。倍频电路10的数量以及各个倍频电路10的频率放大倍数可根据实际情况进行设置，倍频装置的频率放大倍数为各个倍频电路10的频率放大倍数之积。例如可以包括两个倍频电路10且两个倍频电路10均为二倍频电路，此时倍频装置的频率放大倍数为4。
48.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
49.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
50.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改
或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。

技术特征：

1.一种倍频电路，其特征在于，包括：第一高压开关电路，分别与信号输入端和高压电源端连接，所述第一高压开关电路被配置为基于所述信号输入端提供的周期变化的参考脉冲信号，通过控制所述高压电源端与地端之间的通断生成并输出第一脉冲信号；延时电路以及x-1个第二高压开关电路，其中，x为所述倍频电路的频率放大倍数，x等于2的n次方，n为大于或等于1的自然数；所述延时电路包括x-1个依次串联的第一延时单元，各个所述第二高压开关电路与所述第一延时单元一一对应，其中，所述延时电路的输入端与所述信号输入端连接，各个所述第一延时单元的输出端与对应的所述第二高压开关电路连接，所述第一延时单元用于将接收到的信号延时后输出至相邻的后一个所述第一延时单元或对应的所述第二高压开关电路；各个所述第二高压开关电路还均与所述高压电源端连接，各个所述第二高压开关电路被配置为基于对应的所述第一延时单元输出的经过延时的所述参考脉冲信号，通过控制所述高压电源端与所述地端之间的通断分别生成并输出x-1个第二脉冲信号；所述第一高压开关电路的输出端与各个所述第二高压开关电路的输出端连接，并通过下拉电阻与所述地端连接，所述第一脉冲信号和各个所述第二脉冲信号用于合成倍频信号；所述第一脉冲信号和各个所述第二脉冲信号的占空比均为所述参考脉冲信号的占空比的1/x，且所述第一脉冲信号和各个所述第二脉冲信号的频率均与所述参考脉冲信号的频率相同，各个所述第一延时单元的延时时长均为所述参考脉冲信号的周期的1/x。2.如权利要求1所述的倍频电路，其特征在于，所述第一高压开关电路包括第二延时单元、第一开关管和第二开关管，所述第一开关管的第一导通端与所述高压电源端连接，所述第一开关管的第二导通端与所述第二开关管的第一导通端连接，所述第一开关管的控制端与所述信号输入端连接，所述第二延时单元的第一端与所述第一开关管的控制端连接，所述第二延时单元的第二端与所述第二开关管的控制端连接，所述第二开关管的第二导通端为所述第一高压开关电路的输出端；所述参考脉冲信号的占空比为y，所述第二延时单元的延时时长为所述参考脉冲信号的周期的y(x-1)/x。3.如权利要求2所述的倍频电路，其特征在于，各个所述第二高压开关电路均包括所述第二延时单元、第三开关管和第四开关管，所述第三开关管的第一导通端与所述高压电源端连接，所述第三开关管的第二导通端与所述第四开关管的第一导通端连接，所述第三开关管的控制端与所述延时电路连接，所述第二延时单元的第一端与所述第三开关管的控制端连接，所述第二延时单元的第二端与所述第四开关管的控制端连接，所述第四开关管的第二导通端为所述第二高压开关电路的输出端。4.如权利要求3所述的倍频电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为mosfet。5.如权利要求3所述的倍频电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为igbt。6.如权利要求3所述的倍频电路，其特征在于，各个所述第一延时单元和所述第二延时单元均包括电容。
7.如权利要求1至6任一项所述的倍频电路，其特征在于，所述n等于1，所述x等于2，所述倍频信号为二倍频信号。8.如权利要求1至6任一项所述的倍频电路，其特征在于，所述n等于2，所述x等于4，所述倍频信号为四倍频信号。9.如权利要求1至6任一项所述的倍频电路，其特征在于，所述n等于3，所述x等于8，所述倍频信号为八倍频信号。10.一种倍频装置，其特征在于，包括多个如权利要求1至9任一项所述的倍频电路，各个所述倍频电路依次串联，相邻的两个所述倍频电路之间，前一个所述倍频电路输出的所述倍频信号用于作为后一个所述倍频电路的所述参考脉冲信号。

技术总结

本申请涉及一种倍频电路以及倍频装置。倍频电路包括：第一高压开关电路、第二高压开关电路和延时电路。本申请通过第一高压开关电路、第二高压开关电路和延时电路代替传统倍频电路中的运算放大器，可以基于参考脉冲信号和输入电压生成倍频信号，可适应高电压环境。同时，由于倍频信号是由第一高压开关电路以及各个第二高压开关电路输出的脉冲信号合成得到，单个第一高压开关电路或第二高压开关电路在一个参考脉冲信号的周期内仅需要输出一个脉冲，从而避免由于单个高压开关电路的开关速率较低，无法直接输出高频信号的问题。无法直接输出高频信号的问题。无法直接输出高频信号的问题。