首页 > 专利信息

集成电路原理与设计中期测试

题目：采用0.5微米CMOS工艺实现的一个CMOS反相器VDD=3.3V，基于MOS一级模型应用Matlab绘制VM与PMOS对NMOS宽长比的关系。基于MOS一级模型应用Matlab计算最大噪声容限与PMOS对NMOS宽长比的关系。再应用Hspice或Spectre仿真修正VM=2V时MOS管的参数设计。

1理论分析：

1.1逻辑阈值电平VM与PMOS对NMOS宽长比的关系：

当时，NMOS管和PMOS管都处在饱和区，因此有

由此得到反相器的逻辑阈值电平

其中：

根据MOS一级模型参数得：逆变器制作

这样设x为PMOS对NMOS宽长比，即钢丝绳滑轮

那么

在mathematica中划出图表：

这样可以得出VM与PMOS对NMOS宽长比的关系。

1.2最大噪声容限与PMOS对NMOS宽长比的关系：

对于CMOS反相器，当V沐浴粉in<VM时，Vout>VM；当Vin>VM时，Vout<VM。因此，可以把VM作为两种逻辑状态的分解点，把它看作允许输入高电平和低电平的极限值，由此确定了CMOS反相器的最大噪声容限，即

那么根据之前计算的VM即可得出

那么VNLM与PMOS对NMOS宽长比的关系与VM图像相同：氢氧化钴

VNHM与PMOS对NMOS宽长比的关系

2逻辑阈值电压VM=2V时MOS管的参数设计

2.1根据计算进行仿真

根据题意

使用mathematica解方程

那么可以假设0.5um工艺下PMOS和NMOS的宽长比为：

在cadence中进行仿真设置pmos宽长比为47.32/0.5，nmos的宽长比为2/0.5。

压花牛皮>dopc仿真所用模型参照拉扎维的模拟cmos集成电路设计：

NMOS参数：

type=n vto = 0.7 tox = 9e-9 nsub = 9e+14 gamma = 0.45 phi = 0.9 ld = 0.08e-6 uo = 350 lambda = 0.1 cj = 0.56e-3 cjsw = 0.35e-11 mj = 0.45 mjsw = 0.2 cgdo = 0.4e-9 pb = 0.9 js = 1.0e-8

本文发布于:2024-09-22 10:30:32，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/2/194224.html

上一篇：基于ATE的功耗分析方法

下一篇：数字集成电路基本实验

标签：逻辑应用模型

留言与评论（共有 0 条评论）