首页 > 专利信息

使用存储器内建自测试的参考位测试和修复的制作方法

使用存储器内建自测试的参考位测试和修复
1.相关申请
2.本技术要求于2020年3月27日提交的第63/000,517号美国临时专利申请的权益，该美国临时专利申请以引用的方式全文并入本文。
技术领域
3.本公开的技术涉及存储器测试。所公开技术的各种实施方式对于利用参考位来改善嵌入式存储器的制造良率可以是特别有用的。

背景技术：

4.磁阻随机存取存储器(magnetoresistive random access memory，mram)由于其小尺寸、快速运行速度和良好的耐久性而已经成为有吸引力的非易失性存储器解决方案。mram设备可以将数据存储在磁畴中，例如，作为其自由层中的磁体的自旋极性。mram设备可通过设置其自由层中的磁体的自旋极性而在磁畴中写入数据，例如，通过提供穿过磁性隧道结(magnetic tunnel junction，mtj)的自旋极化电流，其对自由层中的局部磁化施加力矩，这通常被称为自旋力矩转移(spin torque transfer，stt)。这些层的电子自旋极性基于写入电流方向而切换。因此，mram单元可以被切换到高阻态(反平行自旋极性(anti-parallel spin polarity，rap))或低阻态(平行自旋极性(parallel spin polarity，rp))二者之一。
5.为了读取所存储的数据，mram设备可确定其自由层中的磁体相对于对应自由层下方的钉扎参考层的自旋极性。当自旋极性平行于钉扎参考层时，mram设备的被访问数据位线(位列)上的电阻可以被认为是低的，因此对应于数据“0”值。当自旋极性反平行于钉扎参考层时，mram设备的被访问数据位线上的电阻可以被认为是高的，并因此对应于数据“1”值。mram设备可包括感测电路，其检测mram设备的被访问数据位线上相对于参考位线电阻的电阻，以确定是将所检测的电阻认为是对应于数据“0”值的低还是对应于数据“1”值的高。电阻检测可以通过电流测量或电压测量来进行。
6.通常，参考位线与多个数据位线配对以用于读取操作。参考位线可以被写为零或一。存储不同值的两个参考位线可用于为读取操作提供参考电阻值。因此，对其中一个数据位线的每个读取操作涉及对参考位线的操作。频繁的操作可能使参考位线易于失效。如果参考位失效，则它可能导致不仅涉及一个数据位而且涉及多个数据位的读取操作失败。
7.当前的高密度半导体通常包括嵌入式存储器。如果严格按照技术限制设计，则存储器比其他电路更易于失效，从而不利地影响良率。内建自测试(built-in self-test，bist)技术被用来识别存储器中的缺陷和问题。而且，这些电路通常包括内建自修复(built-in self-repair，bisr)电路，用于执行修复分析(内建修复分析(built-in repair analysis，bira))和用于用备用元件替换故障元件。然而，传统的测试方案仅可以用于功能性地访问数据位，而不能确定失效是由数据位中的缺陷引起还是由参考位中的缺陷引起。
8.在mram产品中经常使用纠错码(error-correcting code，ecc)技术。ecc不仅是解
决存储器的永久位失效问题的良好解决方案，而且可以用于克服在生命周期的早期失效的弱位老化故障。对于低制造故障率(例如，字(word)中的一位或两位失效)，ecc甚至可以消除对修复电路的需要。然而，使用ecc来检测和解决与参考位相关联的缺陷是非常具有挑战性的，因为参考位失效通常涉及多个位和复杂的ecc编码。

技术实现要素：

9.所公开的技术的各个方面涉及测试和修复存储器中的参考位。在一个方面，存在一种电路中的存储器测试电路，该存储器测试电路被配置来执行电路中的存储器的测试，该存储器包括：被配置来存储数据位的数据位列、被配置来存储参考位的参考位列、以及被配置为将参考位列中的一个或多个参考位列与数据位列中的数据位列相关联的列关联电路，该存储器测试电路包括：测试控制器；以及关联调整电路，所述关联调整电路耦合到列关联电路和测试控制器，所述关联调整电路由测试控制器可配置以将另一个或多个参考位列或一个或多个数据位列与数据位列中的所述数据位列相关联，其中，存储器的测试包括：基于由列关联电路关联的一个或多个参考位列执行一个或多个读取操作以生成一个或多个输出；将一个或多个输出与对应的良好机器值进行比较，以确定所述一个或多个输出中的任何一者是否不正确；如果所述一个或多个输出中的至少一者不正确，则重复一个或多个读取操作中的至少一者，以生成至少一个第二输出，其中所述一个或多个读取操作基于由关联调整电路关联的另一个或多个参考位列或者一个或多个数据位列来生成所述一个或多个输出中的至少一者；以及将所述至少一个第二输出与对应的良好机器值进行比较，以确定由列关联电路关联的参考位列中的所述一个或多个参考位列是否有缺陷。
10.存储器测试电路还可以包括修复电路，所述修复电路被配置为使用额外的参考位列来替换由存储器测试电路检测到的有缺陷的参考位列。修复电路可以包括：寄存器，其耦合到所述关联调整电路并且被配置来加载用于一个或多个有缺陷参考列的修复信息；地址比较设备，其被配置为将用于读取操作的数据位列地址与用于与一个或多个有缺陷的参考位列相关联的数据位列的一个或多个地址进行比较；以及复用设备，其由地址比较设备的输出控制，并且被配置为从来自寄存器的信号和来自列关联电路的信号之间选择输出信号。
11.列关联电路可以是解码器，其被配置为基于用于读取操作的地址信号来生成用于选择一个或多个参考位列的信号。
12.存储器可以是磁阻随机存取存储器(mram)，并且对存储器的读取操作可以包括：分别将来自数据位列的输出与来自与数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出进行比较，或者将来自数据位列的输出与来自与数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出之和的一半进行比较。
13.关联调整电路可以包括复用电路，所述复用电路被配置为在列关联电路的输出信号与直接来自测试控制器的信号或由关联调整电路中的设备产生的信号之间进行选择。该设备可被配置为将一位加至由列关联电路关联的参考位列中的一个或多个参考位列的地址，以生成参考位列中的另一个或多个参考位列的地址。
14.在另一方面，存在存储计算机可执行指令的一个或多个计算机可读介质，所述计算机可执行指令用于使计算机执行方法，该方法包括：在电路设计中创建存储器测试电路，
该电路设计包括存储器，存储器测试电路被配置来执行存储器的测试，该存储器包括：被配置来存储数据位的数据位列、被配置来存储参考位的参考位列、以及被配置为将参考位列中的一个或多个参考位列与数据位列中的数据位列相关联的列关联电路，该存储器测试电路包括：测试控制器；以及关联调整电路，所述关联调整电路耦合到列关联电路和测试控制器，关联调整电路由测试控制器可配置以将参考位列中的另一个或多个参考位列或数据位列中的一个或多个数据位列与数据位列中的所述数据位列相关联，其中，存储器的测试包括：基于由列关联电路关联的参考位列中的一个或多个参考位列执行一个或多个读取操作以生成一个或多个输出；将一个或多个输出与对应的良好机器值进行比较，以确定所述一个或多个输出中的任何一者是否不正确；如果所述一个或多个输出中的至少一者不正确，则重复一个或多个读取操作中的至少一者，以生成至少一个第二输出，其中所述一个或多个读取操作基于由关联调整电路关联的参考位列中的另一个或多个参考位列或者数据位列中的一个或多个数据位列来生成所述一个或多个输出中的至少一者；以及将所述至少一个第二输出与对应的良好机器值进行比较，以确定由列关联电路关联的参考位列中的所述一个或多个参考位列是否有缺陷。
15.在所附独立权利要求和从属权利要求中阐述了某些发明方面。从属权利要求的特征可以与独立权利要求的特征以及其它从属权利要求的特征适当地组合，而不仅仅是如权利要求中明确阐述的那样。
16.上文已经描述了本发明的各个方面的某些目的和优点。当然，应当理解，并不必须所有这些目的或优点都可以根据所公开技术的任何特定实施例来实现。因此，例如，本领域技术人员将认识到，所公开的技术可以以实现或优化如本文所教导的一个优点或一组优点的方式来具体实施或进行，而不必实现如本文所教导或建议的其他目的或优点。
附图说明
17.图1例示了典型存储器的框图的示例。
18.图2例示了mram阵列对于“1”状态和“0”状态的电阻分布的示例。
19.图3例示了与一对参考位列相关联的多个数据位列的示例，数据位列和参考位列两者都在存储体中。
20.图4例示了两个感测放大器的示例，其可以用于磁阻随机存取存储器。
21.图5例示了根据所公开技术的各种实施例的可以测试存储器中的参考位的存储器测试电路的框图的示例。
22.图6例示了具有与某些数据位列相关联的参考位列的存储器的两个示例。
23.图7例示了解码器的示例。
24.图8例示了根据所公开技术的一些实施例的存储器测试电路如何测试存储器中的参考位的示例。
25.图9例示了根据所公开技术的各种实施例的可以包括在存储器测试电路中的修复电路的示例。
26.图10例示了可以与所公开技术的各种实施例一起采用的可编程计算机系统的示例。
具体实施方式
27.所公开的技术的各个方面涉及测试和修复存储器中的参考位。在以下描述中，出于解释的目的阐述了许多细节。然而，本领域普通技术人员应当认识到，可以在不使用这些具体细节的情况下实践所公开的技术。在其它情况下，没有详细描述公知的特征，以避免混淆本公开的技术。
28.本文所述的一些技术可以以存储在计算机可读介质上的软件指令、在计算机上执行的软件指令或两者的某种组合来实施。例如，一些所公开的技术可以被实施为电子设计自动化(eda)工具的一部分。这些方法可以在单个计算机或联网计算机上执行。
29.尽管为了方便呈现而以特定的顺序次序描述了所公开的方法的操作，但是应当理解，除非下面阐述的特定语言需要特定的排序，否则这种描述方式涵盖重新排列。例如，在一些情况下，顺序描述的操作可以重新排列或同时执行。而且，为了简单起见，所公开的流程图和框图通常不示出特定方法可结合其它方法使用的各种方式。
30.方法或设备的详细描述有时使用像“关联”、“比较”和“执行”的术语来描述所公开的方法或设备功能/结构。这些术语是高层级描述。对应于这些术语的实际操作或功能/结构将根据特定实施方式而变化，并且容易被本领域普通技术人员辨别。
31.如本发明所用，单数形式“一”、“一个”和“该”包括复数形式，除非上下文另外清楚地指示。另外，术语“包括”意指“包含”。而且，除非上下文另外规定，否则术语“耦合”意指电或电磁连接或链接，并且包括直接连接或直接链接以及通过不影响电路的预期操作的一个或多个中间元件进行的间接连接或间接链接。
32.存储器形成了片上系统电路的大部分。嵌入式存储器可以提供比独立存储器更高的带宽并且消耗更低的功率。图1例示了典型存储器100的框图的示例。存储器100包括存储单元110、列地址解码器120、行地址解码器130、驱动电路150和感测放大器160。存储单元110以二维阵列连接。每个存储单元110可以存储一位二进制信息。存储单元110可分组为固定字长(例如1、2、4、8、16、32、64或128位)的存储字。存储单元具有两个基本组件：存储节点和选择设备。存储节点存储用于存储单元的数据位，选择设备组件便于对存储单元进行寻址以在阵列中进行读/写。
33.行地址解码器130和列地址解码器120确定需要被访问的单元地址。基于行地址解码器130和列地址解码器120上的地址，选择对应的一个或多个行和一个或多个列，并将其连接到感测放大器160。每个感测放大器160放大并发送出数据位。类似地，需要写入数据位的所需单元由行地址解码器130和列地址解码器120上的地址来选择。然而，使用驱动器150来将数据位写入存储单元中。地址信息通过地址总线140供应。
34.对于磁阻随机存取存储器，感测放大器160通过将来自数据位的输出与参考值进行比较来确定数据位存储“0”还是“1”。由于工艺偏差，mram的“1”状态和“0”状态具有类似于正态分布的某一范围的电阻分布。图2例示了mram阵列对于“1”状态210/215和“0”状态220/225的电阻分布的示例。在图中，纵轴是概率，横轴是读取特性。读取特性可以是电阻、与读取操作相关联的电流、或与读取操作相关联的位线的电压。据报告，“1”状态的电阻值随着温度的升高而降低。在一个报告中，“0”状态220的电阻值保持在～10(任意单位)并且不随温度改变很多，而当温度升高时，“1”状态的电阻值从30变为22(任意单位)。在图2中，“1”状态210处于高温，“1”状态215处于低温。如果使用固定参考电平230，则在区域245中具
有“1”状态的电阻值的一些存储单元将导致读取操作输出错误。为了减轻该问题，磁阻随机存取存储器中的一些列专用于建立参考电阻235。这些列被称为参考位列或参考位线。参考位的参考电阻将以类似于数据位的方式随温度变化，从而减少由环境引起的错误的机会。而且，当数据位和参考位共享相同的字线时，也可以减少由工艺偏差引起的错误和由寄生效应引起的错误。
35.图3例示了与一对参考位列312和313相关联的多个数据位列的示例，数据位列和参考位列312和313两者都在存储体300中。值“1”被写入到存储体300中的一行数据位单元310中。参考位列312中的对应位存储“0”，而参考位列313中的对应位存储“1”。它们的电阻值的平均值设置了参考电阻值320。在读取操作期间，将从数据位单元310中选择的数据位单元的电阻值与参考电阻值320进行比较，以确定读取操作的输出。图3示出了所选数据位单元的电阻值都大于参考电阻值320，因此对于每个所选数据位单元，读取操作的输出被设置为“1”。
36.类似地，值“0”被写入到存储体300中的一行数据位单元330中。同样，参考位列312中的对应位存储“0”，而参考位列313中的对应位存储“1”。它们的电阻值的平均值设置了参考电阻值320。在读取操作期间，将从数据位单元330中选择的数据位单元的电阻值与参考电阻值320进行比较，以确定读取操作的输出。图3示出了所选数据位单元的电阻值都小于参考电阻值320，因此对于每个所选数据位单元，读取操作的输出被设置为“0”。
37.图4例示了两个感测放大器410和420的示例，其可以用于磁阻随机存取存储器。感测放大器410具有两个输入412和414。输入412耦合到对应于所选数据位的电阻的电流电平或电压电平。输入414耦合到对应于参考“0”位和参考“1”位的电阻之和的一半的参考电压电平/电流电平。感测放大器410比较两个输入412和414以确定其输出。
38.与具有单级的感测放大器410不同，感测放大器420具有两个级：两个感测设备422和424在第一级，一个感测设备426在第二级。首先，感测设备422将对应于所选数据位的电阻的电流电平或电压电平与对应于参考“1”位的电流电平或电压电平进行比较，以生成第一中间比较结果；并且感测设备424将对应于所选数据位的电阻的电流电平或电压电平与对应于参考“0”位的电流电平或电压电平进行比较，以生成第二中间比较结果。然后，感测设备426将第一中间比较结果与第二中间比较结果进行比较，以生成最终输出。
39.对于感测放大器410和感测放大器420两者，参考“0”位和参考“1”位中的至少一者来自参考位列，另一者可设置为固定电平。可替代地，对于参考“0”位和参考“1”位，可以分别采用一对参考位列。
40.图5例示了根据所公开技术的各种实施例的可以测试存储器510中的参考位的存储器测试电路500的框图的示例。存储器510包括被配置来存储数据位的数据位列和被配置来存储参考位的参考位列520。参考位列520可被分组在一起或被分成多个子集，其中每个子集与其中一些数据位列分组在一起。存储器510还包括列关联电路530和感测放大器电路540。在读取操作中，列关联电路530被配置为基于数据位列地址信息535，将一个或多个参考位列520与通过读取操作的列地址选择的数据位列中的一个数据位列相关联，并且感测放大器电路540被配置为将来自所选数据位列的输出与来自相关联参考位列的输出进行比较以确定输出。存储器510的示例是磁阻随机存取存储器。
41.图6例示了具有与特定数据位列相关联的参考位列的存储器610和存储器620的示
例。存储器610被分成三个区段，其输出分别耦合到三个复用器630、640和650。三个复用器630、640和650的输出耦合到感测放大器660的输入。三对参考位列635、645和655分别位于耦合到三个复用器630、640和650的三个区段中。应当注意，三个区段中的每一者可具有多于一对的参考位列。在读取操作中，例如，由复用器630选择数据位列637，由复用器640选择一对参考位列645中的一个参考位列，并且由复用器650选择一对参考位列655中的一个参考位列。感测放大器660可以使用图4所示的感测放大器420的设置基于三个复用器输出来确定其输出。
42.存储器620被分成四个区段622、624、626和628，其输出分别耦合到四个复用器672、674、676和678。感测放大器680使其输入耦合到复用器672、复用器676和复用器678的输出。另一感测放大器690使其输入耦合到复用器674、复用器676和复用器678的输出。在存储器620中，数据位列与参考位列被分别分组：存储器区段622、624用于存储数据位，而存储器区段626、628用于存储参考位，一个用于“0”，另一个用于“1”。在读取操作中，例如，由复用器672和复用器674分别选择区段622中的数据位列623和区段624中的数据位列625，并且由复用器676和复用器678分别选择区段626中的参考位列627和区段628中的参考位列629。感测放大器680和感测放大器690可使用图4所示的放大器410的设置来比较对应的复用器输出以确定其输出。
43.返回参考图5，列关联电路530可以是解码器，其被配置为从用于读取操作的列地址信号来生成用于选择参考位列中的一个或多个参考位列的信号。图7例示了解码器700的示例。解码器700包括逻辑门。解码器700的输入接收六个地址位710(bl_add《0:5》)，其用于选择数据位列。这些输入地址位710可以选择各个i/o单元中的64个数据位列中的一者。解码器700的三个输出信号720可用于选择参考位列。
44.返回参考图5，存储器测试电路500包括测试控制器550和关联调整电路560。测试控制器550可以由传统的存储器bist控制器来实现。测试控制器550可由经由tap(测试访问端口)发送的信号编程，并通过经由测试接口将读取和写入序列应用于存储器510中的存储单元来执行测试。这种读取和写入序列通常被称为存储器测试算法。关联调整电路560分别耦合到列关联电路530和测试控制器550。基于来自测试控制器550的控制信号，关联调整电路560可以在读取操作期间允许由列关联电路530输出的信号通过以选择参考位列，或者输出信号以将不同的参考位列或数据位列与所选择的数据位列相关联。应当注意，关联调整电路560可以被认为是存储器510内部的设备。
45.在测试期间，测试控制器550可以对存储器510执行一些写入操作和读取操作。读取操作基于由列关联电路530关联的参考位列以生成输出。输出与对应的良好机器值(预期值)进行比较，以确定一个或多个输出中的任何一者是否不正确。如果一个或多个输出中的至少一者对于与特定参考位或位对相关联的测试行是不正确的，则测试控制器550将重复一个或多个读取操作中的至少一者。但是，一个或多个读取操作中的至少一者的输出不是基于原始关联的参考位列来获得，而是基于由关联调整电路560关联的参考位列或者甚至数据位列来获得。新的输出再次与对应的良好机器值进行比较。这些新关联的参考位列或数据位列可以从已知没有缺陷的参考位列或数据位列中选择。因此，测试控制器550可以确定：如果新输出与对应的良好机器值匹配，则原始关联的参考位列有缺陷，或者如果新输出与对应的良好机器值不匹配，则数据位有缺陷。
46.图8例示了根据所公开技术的一些实施例的存储器测试电路800如何测试存储器810中的参考位的示例。存储器810将列分组为四个区段812、814、816和818。区段812和区段814被配置为存储数据位，因此包括数据位列，并且区段816和区段818被配置为存储参考位，因此包括参考位列。复用器822、复用器824、复用器826和复用器828分别选择四个区段812、814、816和818中的列输出。由复用器822和复用器824使用列地址信号830以选择数据位列。解码器840基于列地址信号830生成参考列选择信号850。参考列选择信号850控制复用器826和复用器828以便选择参考位列。存储器810也具有两个感测放大器865和875，其使用复用器826和复用器828的输出的组合作为参考以导出其输出。该组合可为复用器826与复用器828的输出之和的一半。感测放大器865将复用器822的输出与基于复用器826和复用器828的输出的组合而获得的参考电平进行比较以导出其输出，并且感测放大器875将复用器824的输出与基于复用器826和复用器828的输出的组合而获得的参考电平进行比较以导出其输出。
47.存储器测试电路800包括选择设备860、地址调整设备870和测试控制器880。选择设备860和地址调整设备870可以被认为是图5中的关联调整电路560的一部分。地址调整设备870被配置为将参考列选择信号850移位一位以生成新的参考列选择信号890。测试控制器880可以控制选择设备860，从而指示允许参考列选择信号850还是新的参考列选择信号890来控制复用器826和复用器828。在测试期间，如果基于参考列选择信号850的一个或多个读取操作的输出具有错误，但是如果基于新的参考列选择信号890的相同的一个或多个读取操作的输出没有错误，则测试控制器880将确定由参考列选择信号850选择的参考位列可能具有缺陷。将参考位列地址移位一位仅是生成新的参考位列地址890的许多方式中的一种。测试控制器880可以直接供应新的参考位列地址890。
48.图9例示了根据所公开技术的各种实施例的可以包括在存储器测试电路中的修复电路900的示例。修复电路900包括地址比较设备910、复用设备920和修复寄存器930。用于参考位列的修复解决方案通常与其它修复解决方案一起存储在修复信息存储设备960中。修复信息存储设备960可以是熔丝阵列、一次可编程存储器和其它非易失性储存器。为了节省空间，这些修复解决方案通常以压缩形式存储。在电路上电或复位时，压缩的修复解决方案被自动解压缩并经由扫描链扫描到修复寄存器930中。地址比较设备910被配置为在读取操作期间将从解码器940输出的参考数据位列地址信号与修复寄存器930所供应的一个或多个地址进行比较。与图5中的列关联电路530类似，解码器940被配置为基于数据位列地址信号950生成参考数据位列地址信号，以将一个或多个参考位列与由数据位列地址信号950选择的数据位列相关联。
49.如果地址比较设备910在来自解码器940的参考数据位列地址信号与来自修复寄存器930的一个或多个地址之间没有发现匹配，则允许前者通过复用设备920。否则，允许由修复寄存器930供应的不同参考位列地址通过复用设备920。不同的参考位列地址可以是专用于修复的冗余参考位列的地址。
50.所公开技术的各种示例可以通过由诸如可编程计算机的计算设备执行软件指令来实现。因此，图10示出了计算设备1001的说明性示例。如该图中看到的，计算设备1001包括具有处理单元1005和系统存储器1007的计算单元1003。处理单元1005可以是用于执行软件指令的任意类型的可编程电子设备，但是通常将是微处理器。系统存储器1007可以包括
只读存储器(rom)1009和随机存取存储器(ram)1011。如本领域普通技术人员将理解的，只读存储器(rom)1009和随机存取存储器(ram)1011两者都可以存储用于由处理单元1005执行的软件指令。
51.处理单元1005和系统存储器1007直接连接或通过总线1013或可替代的通信结构间接地连接到一个或多个外围设备。例如，处理单元1005或系统存储器1007可以直接或间接地连接到一个或多个额外的存储储存设备，例如“硬”磁盘驱动器1015、可移动磁盘驱动器1017、光盘驱动器1019或闪存卡1021。处理单元1005和系统存储器1007也可以直接或间接地连接到一个或多个输入设备1023和一个或多个输出设备1025。输入设备1023可以包括例如键盘、指点设备(例如鼠标、触摸板、触笔、轨迹球或操纵杆)、扫描仪、相机和麦克风。输出设备1025可以包括例如监视器显示器、打印机和扬声器。对于计算机1001的各种示例，一个或多个外围设备1015-1025可以与计算单元1003一起容纳在内部。可替代地，一个或多个外围设备1015-1025可以在计算单元1003的壳体的外部，并且通过例如通用串行总线(usb)连接而连接到总线1013。
52.对于一些实现方式，计算单元1003可以直接或间接地连接到一个或多个网络接口1027，以用于与组成网络的其他设备通信。网络接口1027根据例如传输控制协议(tcp)和因特网协议(ip)的一个或多个通信协议将来自计算单元1003的数据和控制信号转换成网络消息。而且，接口1027可以采用任意合适的连接代理(或代理的组合)来连接到网络，包括例如无线收发器、调制解调器或以太网连接。这样的网络接口和协议在本领域中是公知的，因此在此将不进行更详细的讨论。
53.应当理解，计算机1001仅作为示例例示，并且其并非旨在是限制性的。所公开技术的各种实施例可以使用一个或多个计算设备来实施，该一个或多个计算设备包括图10中例示的计算机1001的组件，其仅包括图10中例示的组件的子集，或者包括组件的替代组合，包括图10中未示出的组件。例如，可以使用多处理器计算机、布置到网络中的多个单处理器和/或多处理器计算机或两者的某种组合来实施所公开技术的各种实施例。
54.结论
55.已经例示和描述了所公开的技术的原理，对于本领域技术人员而言将明显的是，在不脱离这些原理的情况下，可以在布置和细节上修改所公开的实施例。鉴于可以应用所公开的技术的原理的许多可能的实施例，应当认识到，所例示的实施例仅是技术的优选示例，并且不应当被认为限制所公开的技术的范围。相反，所公开的技术的范围由所附权利要求及其等同物限定。因此，我们要求保护落入这些权利要求的范围和精神内的所有技术作为我们所公开的技术。

技术特征：

1.一种电路中的存储器测试电路，所述存储器测试电路被配置来执行所述电路中的存储器的测试，所述存储器包括：被配置来存储数据位的数据位列、被配置来存储参考位的参考位列、以及被配置为将所述参考位列中的一个或多个参考位列与所述数据位列中的数据位列相关联的列关联电路，所述存储器测试电路包括：测试控制器；以及关联调整电路，其耦合到所述列关联电路和所述测试控制器，所述关联调整电路由所述测试控制器可配置以将所述参考位列中的另一个或多个参考位列或所述数据位列中的一个或多个数据位列与所述数据位列中的所述数据位列相关联，其中，所述存储器的所述测试包括：基于由所述列关联电路关联的所述参考位列中的一个或多个参考位列执行一个或多个读取操作以生成一个或多个输出；将所述一个或多个输出与对应的良好机器值进行比较，以确定所述一个或多个输出中的任何一者是否不正确；如果所述一个或多个输出中的至少一者不正确，则重复所述一个或多个读取操作中的至少一者，以生成至少一个第二输出，其中所述一个或多个读取操作基于由所述关联调整电路关联的所述参考位列中的另一个或多个参考位列或者所述数据位列中的一个或多个数据位列来生成所述一个或多个输出中的所述至少一者；以及将所述至少一个第二输出与所述对应的良好机器值进行比较，以确定由所述列关联电路关联的所述参考位列中的所述一个或多个参考位列是否有缺陷。2.根据权利要求1所述的存储器测试电路，还包括：修复电路，其被配置为使用额外的参考位列来替换由所述存储器测试电路检测到的有缺陷的参考位列。3.根据权利要求2所述的存储器测试电路，其中，所述修复电路包括：寄存器，其耦合到所述关联调整电路并且被配置来加载一个或多个有缺陷的参考列的修复信息；地址比较设备，其被配置为将用于读取操作的数据位列地址与用于与所述一个或多个有缺陷的参考位列相关联的数据位列的一个或多个地址进行比较；以及复用设备，其由所述地址比较设备的输出控制，并且被配置为从来自所述寄存器的信号和来自所述列关联电路的信号之间选择输出信号。4.根据权利要求1所述的存储器测试电路，其中，所述列关联电路是解码器，其被配置为基于用于读取操作的地址信号来生成用于选择所述参考位列中的一个或多个参考位列的信号。5.根据权利要求1所述的电路，其中，所述存储器是磁阻随机存取存储器(mram)，并且对所述存储器的读取操作包括：分别将来自数据位列的输出与来自与所述数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出进行比较，或者将来自数据位列的输出与来自与所述数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出之和的一半进行比较。6.根据权利要求1所述的电路，其中，所述关联调整电路包括复用电路，所述复用电路被配置为在所述列关联电路的输出信号与直接来自所述测试控制器的信号或基于来自所述测试控制器的信号产生的信号之间进行选择。
7.根据权利要求6所述的电路，其中，所述设备被配置为将一位加至由所述列关联电路关联的所述参考位列中的所述一个或多个参考位列的地址，以生成所述参考位列中的所述另一个或多个参考位列的地址。8.存储计算机可执行指令的一个或多个计算机可读介质，所述计算机可执行指令用于使计算机执行方法，所述方法包括：在电路设计中创建存储器测试电路，所述电路设计包括存储器，所述存储器测试电路被配置来执行所述存储器的测试，所述存储器包括：被配置来存储数据位的数据位列、被配置来存储参考位的参考位列、以及被配置为将所述参考位列中的一个或多个参考位列与所述数据位列中的数据位列相关联的列关联电路，所述存储器测试电路包括：测试控制器；以及关联调整电路，其耦合到所述列关联电路和所述测试控制器，所述关联调整电路由所述测试控制器可配置以将所述参考位列中的另一个或多个参考位列或所述数据位列中的一个或多个数据位列与所述数据位列中的所述数据位列相关联，其中，所述存储器的所述测试包括：基于由所述列关联电路关联的所述参考位列中的一个或多个参考位列执行一个或多个读取操作以生成一个或多个输出；将所述一个或多个输出与对应的良好机器值进行比较，以确定所述一个或多个输出中的任何一者是否不正确；如果所述一个或多个输出中的至少一者不正确，则重复所述一个或多个读取操作中的至少一者，以生成至少一个第二输出，其中所述一个或多个读取操作基于由所述关联调整电路关联的所述参考位列中的另一个或多个参考位列或者所述数据位列中的一个或多个数据位列来生成所述一个或多个输出中的所述至少一者；以及将所述至少一个第二输出与所述对应的良好机器值进行比较，以确定由所述列关联电路关联的所述参考位列中的所述一个或多个参考位列是否有缺陷。9.根据权利要求8所述的一个或多个计算机可读介质，其中，所述存储器测试电路还包括：修复电路，其被配置为使用额外的参考位列来替换由所述存储器测试电路检测到的有缺陷的参考位列。10.根据权利要求9所述的一个或多个计算机可读介质，其中，所述修复电路包括：寄存器，其耦合到所述关联调整电路并且被配置来加载一个或多个有缺陷的参考列的修复信息；地址比较设备，其被配置为将用于读取操作的数据位列地址与用于与所述一个或多个有缺陷的参考位列相关联的数据位列的一个或多个地址进行比较；以及复用设备，其由所述地址比较设备的输出控制，并且被配置为从来自所述寄存器的信号和来自所述列关联电路的信号之间选择输出信号。11.根据权利要求8所述的一个或多个计算机可读介质，其中，所述列关联电路是解码器，其被配置为基于用于读取操作的地址信号来生成用于选择所述参考位列中的一个或多个参考位列的信号。12.根据权利要求8所述的一个或多个计算机可读介质，其中，所述存储器是磁阻随机
存取存储器(mram)，并且对所述存储器的读取操作包括：分别将来自数据位列的输出与来自与所述数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出进行比较，或者将来自数据位列的输出与来自与所述数据位列相关联的两个参考位列(分别存储“0”和“1”)的输出之和的一半进行比较。13.根据权利要求8所述的一个或多个计算机可读介质，其中，所述关联调整电路包括复用电路，所述复用电路被配置为在所述列关联电路的输出信号与直接来自所述测试控制器的信号或基于来自所述测试控制器的信号产生的信号之间进行选择。14.根据权利要求13所述的一个或多个计算机可读介质，其中，所述设备被配置为将一位加至由所述列关联电路关联的所述参考位列中的所述一个或多个参考位列的地址，以生成所述参考位列中的所述另一个或多个参考位列的地址。

技术总结

一种被配置来执行存储器中的参考位的测试的存储器测试电路。在读取操作中，将数据位列的输出与一个或多个参考位列进行比较。存储器测试电路包括：测试控制器；以及关联调整电路，所述关联调整电路由测试控制器可配置以在读取操作中将另一个或多个参考位列或一个或多个数据位列与数据位列相关联。测试控制器可基于来自两个不同关联的结果来确定原始的一个或多个参考位列是否有缺陷。个或多个参考位列是否有缺陷。个或多个参考位列是否有缺陷。