考虑EMI之layout一、走线二、VCC&GND切割三、EMI引道结构图
相关元件摆放四、接地五、多层板问题一、走线1、走线（高速线处理）A、高速线（CLK，…）避免跨切割，避免走在板边缘（50 mils）和切割线附近，避免走在Slot下方和Via密集处，尽量少换层（优先级从高到低），保证高速线参考面完整。B、CLK绕等长最佳方式，平行线间距量大（至少大于3倍线宽），耦合长度尽量小。（如下图）且不规则绕线或螺旋绕线优于规则蛇型绕线。尽量避免在IC，Slot下方，I\O附近绕线,最好参考面完整处绕线。 2、走线（差分线处理）A、差分走线的回返电流同样会走在参考面，而且大部分在参考面。同样要尽量避免跨切割 问题，如下图：B、差分走线的匹配更重要的是线长的匹配，影响要大于间距不等。 a.单路信号电磁场分布 b.差分走线电磁场分布3、走线（隔离）A、CLK与IO（30 mils），Power trace＆shape（20 mils）其它有需要外接cable的信号线(30 mils)有间距要求。B、不相干走线（多数指Power trace）尽量远离CLK区域和I/O域，避免被CLK区域干扰和干扰I/O区域。C、AGND与GND区域走线要严格区分，尽量避免有互越现象。D、伴地线对于EMI可有可无，要保证与其他信号线有足够间距即可满足EMI要求（20-30 mils）。但考虑到信号品质要有伴地线，则要打足够的下地Via，间距在800 mils以内。二、VCC&GND切割1、切割（I\O）A、Back I\O处VCC与GND切割线尽量保持一致,切割线主要参照零件摆放和走线.一般在Bead下方transformer下方,要求bypass电容GND pin在I\O区内.避免两边走线有互越现象.I\ O区内部各I\O间切割线可没有.影响:走线互越>不一致.
B、Front USB，1394，COM，GAME，Panel处是否切割？视实际情况，若切割会造成很多跨切割，或者使VCC，GND层变的很零碎，则不切割。优点：可以保证VCC，GND的完整性，有低的阻抗。
2、切割（CLK）
A、一般情况，VCC层切割成CLK-VCC，GND层切割留缺口，或者VCC层切割成GND，GND层不切割。视实际情况，VCC与GND也可以不切割。如许多CLK可在Top层一次走完不需换层，则VCC层也可不切割。优点：保证VCC，GND的完整性，减少CLK多次换层。
3、切割（Audio区域）
A、AGND与GND区域的切割线同样参照零件摆放，要求零件摆放时要区分，摆在各自区域，同时有AGND和GND成分的零件摆放在切割线上，便于切割。（I\O区情况类似）
B、VCC与GND切割同样精良保持一致，避免有走线互越情况，影响同样有：走线互越>切割不一致.
三、EMI相关元件摆放
1、高速IC及decoupling电容
A、高速的IC避免放在边或近I\O区.
B、Decoupling电容多为于大型高速IC附近，如南北桥…,主要作用:充放电稳压和滤波.所以要尽量靠近接电源pin脚.
C、另一种decoupling电容即EMI经常预留的电容，位置多位于CLK换层处附近（保证CLK回返电流完整），高速IC附近（滤波，防止IC杂讯对周围影响）或靠近I\O电源处(减小此电源对I\O的影响).
2、bypass电容
A、Bypass电容摆放位置应位于最近I\O connector处,正确连接方式如下,直接经过电容Pin脚再到Connector,不能有分支(基于减小高频下导线电感效应的考虑).CLK的RC电路中的电容有同样连结要求(RC要放于CLK源端).
四、接地
A、Top和Bottom走线层不要随意铺GND shape，如果有则要足够的GND Via（接地不良容易产生天线效应）。
B、I\O区要有足够的GND Via贯通各层,connector的固定pin脚也要通过Via与GND相连.
C、Decoupling及bypass电容的下地pin脚尽量避免两个电容共一个GND pin，有条件的情
况下一个电容通过两个GND Via下地。
五、多层板问题
A、对于6层或8层板，还需要注意如下问题，比较各层间距确定走线层的主要参考面；注意相邻走线层间的走线串扰（避免串扰方法是相邻走线层采取交叉走线）。
六、論壇
一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.
一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedan
ce尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。
PCB LAYOUT规范
总则
1：应用软件：PORTEL98及其以上版本；
2：PCB File输出保存为3.0Binarg File(Portel98基本格式)。
3：SCH File与PCB File逻辑,元件流水号,数值必须能相符,相互关联。
4：版本升级顺ABC流下，PCB版本升级如改动不大，可编为X1，X2，X3等（X表示当前主版本号），PCB改后，SCH无论是否要改，均升级到和PCB同版本号。
原理图SCH部分：
1：图纸一般使用A4型号横向，元件多可用B型号；
2：元件封装库使用公司指定（SCH库），新元件须自己做的，图示须直观明了，管脚须能和PCB对应，并存入公司指定（SCH库）
3：元件流水号不可有重复，逻辑和元件数值须检查核对正确，有误应原理规划工程师确认；
4：布局左边是输入部分，中间是处理器，右边是输出部分,整体均匀。
5：工程名，版本号要用一号字体放在右下脚叙述栏旁，对应PCB的版本，有变更版次要把变更的地方记录在图上。叙述栏要填写公司名，设计者名，设计日期等。
6：用做BOM的原理图要将BOM中不用的元件全部去掉，并打上BOM编号。
印制线路板PCB部分：
1：所用外型结构须经结构工程师确认可行方可LAYOUT，元件位置和结构有干涉要和结构工程师商讨，直至解决；
1． WAFER要在CHANG CARD的范围内；
2． 天线出线位置要正确；
3． RF的可调电感前不能有挡住它的元件，以便调整；
4． RELAY摆放在其高度的限定范围；
5． 2.54MM间距WAFER应保持与外壳相齐，3.96MM间距WAFER底部与PCB板边齐；
6． 其它特别要求的结构特别处理；
2：螺丝孔，定位孔和外框结构图采用KEEP OUT LAYER，其余结构图用MECH1 LAYER。
3：元件封装库使用PTM.lib（PCB库），新元件须自己做的，图示须直观明了，和实物SIZE一样，管脚须能和SCH对应，并存入 PTM.lib；
4：1双面板安全间距至少0.254MM，信号线宽至少0.3MM，5V线宽至少0.5MM，12V线宽至少0.8MM，RELAY输出线宽至少2.0MM以上并加SOLDER MASK LAYER；
2双层玻璃茶杯单面板安全间距至少0.3MM，信号线宽至少0.4MM，5V线宽至少0.5MM，12V线宽至少0.8MM，RELAY输出线宽至少2.0MM并加SOLDER MASK LAYER；焊线的焊盘加流水口；
5；除天线转角是弧线的其它走线转角用45度。
6：WFER和其他常拔插和调整的元件的焊盘走线接入要加宽或加泪滴。
7：每一个网络，在测试面（一般是BOTTOM LAYER）保证至少一个测试点，测试点相互之间至少有2mm的中心距离，测试点的直径至少1mm；
8：敷铜的安全间距至少0.35MM，接入点优先使用十字型，次使用全接入。
9：元件流水号丝印保证整洁直观，有歧义的须用箭头指明所标示的元件；PCB上须标示产品名和版本号。在外框外左上角同样标示产品名和版本号。用与BOM发行的PCB要在外框外左下角标示BOM表单号，并把不需要焊的元件在MECH3 LAYER（TOP元件）和MEC
H4 LAYER（BOTTOW元件）打‘X’。
10:另增SMT 零件 LAYOUT注意事項
A. 絲印不要打在焊盤上, 因為SMT是焊在表面, 絲印會阻擋焊錫, 造成焊接不良;
B. 焊盤請用方形焊盤, 因為方形焊盤比圓形和八角形焊盤吃錫多, 焊接更牢固, 但CHIP IC的腳用長圓形, 因為IC的腳太靠近, 長圓形焊盤便于拖焊, 而不易連錫;
C. SMT焊盤上請勿用VIA, 因為VIA會使錫膏在過回流焊液化時流失, 若一定要用VIA, 請扇出一段線再打VIA;
D. 高于2.0mm和低于0.7mm的元件如放在一起，低元件的中心点到高元件边缘的间距在1.5mm以上，其他情况的两个元件的边缘间距可在0.25mm以上
11：拼连板开模的注意点：
A． 连板分割方式：一般采用V_carve，它对PCB长宽要求都是90MM以上，如果拼板达不到或PCB外形不规则，可用邮票孔方式；
B． 连板数：要综合考虑分割方式,订单数量，WAFER出口，耗材面积等以确定连板数.
C. 连板的角度：主要考虑WAFER出口方向是否会干涉邻板的元件；
D. 工作边的宽度：主要考虑WAFER宽度，SMT定位方式，波峰焊的夹脚宽度等。
E. 定位孔的直径：其所在工作边的宽度=10mm,那它=4mm,如果其所在工作边的宽度=8mm,那它=2.5mm。如果使用夹边定位则可没有定位孔。
F. MARK点：使用圆形铜箔，反光，直径1.0mm，有两个，基本分布在整块板的对角线上，但不能对称；
PCB布局原则
整体布局主要有如下的一些要求：
流向原则
按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向，输入在左边，输出在右边；或者以每个功能电路的核心元件为中心，围绕它来进行布局。
最近相邻原则
布局的最重要的原则之一是保证布线的布通率，移动器件时要注意网线的连接，把有网线关系的器件放在一起，而且能大致达成互连最短，要注意如果两个器件有多个网线的连接时要通过旋转来使网线的交叉最少。
均布原则放置器件时要考虑以后的焊接，不要太密集，元件分布要尽可能均匀，例如大的器件再流焊时热容量比较大，过于集中容易使局部温度低而造成虚焊。抗干扰原则这涉及的知识点就比较丰富了，如数字器件和模拟器件要分开，尽量远离；尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰，易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离；去耦电容尽量靠近器件的VCC，贴片器件的退耦电容最好在布在板子另一面的器件肚子位置等，这一原则涉及到的很多方面都是依靠经验来进行的，读者可以参阅后面关于可靠性设计一章。热效应原则1：发热元器件应尽可能远离其它元器件，一般放置在边角，机箱内通风位置，发热器件一般都要用散热片，所以要考虑留出合适的空间安装散热片，此外发热器件的发热部位与印制电路板的距离一般不小于2mm。2：对温度敏感的元器件要远离发热元器件。防水伸缩缝
易维修原则 大型器件的四周要留出一定的维修空间（留出SMD返修设备加热头能够进行操作的尺寸），需要经常更换的元件应置于便于更换的位置，如保险管等。
易调节原则
对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求，若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。。
抵抗受力原则
固定孔一般放在接线端子、插拔器件、长串端子等经常受力作用的器件中央，并留出相应的空间；重量超过15g的元器件、应当用支架加以固定，然后焊接。
易组装原则
按照这个原则，衍生出来的要求就有很多，例如：
1、在大面积PCB设计中（大约超过500cm2以上），为防止过锡炉时PCB板弯曲,应在PCB板中间留一条5至10MM宽的空隙不放元器件（可走线），以用来在过锡炉时加上防止PCB板弯曲的压条；
2、上锡位不能有丝印油，否则容易造成虚焊或焊不上；
3、布局时，DIP封装的IC摆放的方向必须与过锡炉的方向成垂直，不可平行，如果布局上有困难，可允许水平放置IC（SMD封装的IC摆放方向与DIP相反）；
4、片式元件长轴应垂直于再流焊炉传送带的方向，即垂直于PCB板的长边（因为一般PCB板的长边平行于再流焊炉传送带的方向；
5、对于使用波峰焊工艺的元件组装，为了避免阴影效果，同尺寸元件的端头在平行于焊波方向排成一条直线，不同尺寸的大小元件应交错放置；小尺寸的元件排在大尺寸元件前（无互相遮挡原则）；
6、元器件的特征方向一般要求一致，例如电解电容的极性，二极管的正极，三极管的单引脚端，集成电路的第一个引脚等；
7、波峰焊接面上元器件封装必须能承受260度以上温度并是全密封型的；
8、采用A面再流焊，B面波焊混装时，应把大的贴装和插装元器件布放在A面（再流焊），适合于波峰焊的矩形、圆柱形片式元件、SOT和较小的SOP（引脚数小于28，引脚间距1MM以上）布放在B面（波峰焊接面）。波峰焊接面上不能安放四边有引脚的器件，如，QEP、PLCC等；
8、留出印制扳定位孔及固定支架所占用的位置；
9、外接的设备是否利于介入，如插件板插入设备是否方便等。
安全原则
例如带高电压的元器件应尽量布置在调试时手不易触及的地方，某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路造成火灾。
其它原则
其它原则一般都是根据实际的需求和经验进行的，例如位于电路板边缘的元器件，离电路板边缘一般不小于2mm；跳线不要放在IC下面或马达、电位器以及其它大体积金属外壳的元件下；螺丝孔半径5.0MM内不能有铜箔（除要求接地外）及元件；贵重的元器件不要放在PCB的角、边缘，或靠近接插件、安装孔、槽、拼板的切割、豁口和拐角等处，以上这些位置是印制板的高应力区，容易造成焊点和元器件的开裂或裂纹等。
最后还要考虑整体的美观性等，一个成熟的产品不但要注重内在质量，还要同时兼顾整体的美观。
PCB布线技巧
对于电子产品来说，其设计的合理性与产品生产及产品质量紧密相关，而对于许多刚从事
电子设计的人员来说，在这方面经验较少，虽然已学会了印制线路板设计软件，但设计出的印制线路板常有这样那样的问题.
板的布局：
印制线路板上的元器件放置的通常顺序：
放置与结构有紧密配合的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的LOCK 功能将其锁定，使之以后不会被误移动；
放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC 等；
放置小器件。
元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘3mm以内或至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V 形槽，在生产时用手掰断即可。
高低压之间的隔离：在许多印制线路板上同时有高压电路和低压电路，高压电路部分的元器件与低压部分要分隔开放置，隔离距离与要承受的耐压有关，通常情况下在2000kV时板
上要距离2mm，在此之上以比例算还要加大，例如若要承受3000V的耐压测试，则高低压线路之间的距离应在3.5mm以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。
印制线路板的走线：
印制导线的布设应尽可能的短，在高频回路中更应如此；印制导线的拐弯应成圆角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能；当两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间最好加接地线。
印制导线的宽度：导线宽度应以能满足电气性能要求而又便于生产为宜，它的最小值以承受的电流大小而定，但最小不宜小于0.2mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取0.3mm；导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为50μm、导线宽度1～1.5mm、通过电流2A时，温升很小，因此，一般选用1～1.5mm宽度导线就可能满足设计要求而不致引起温升；印制导线的公共地线应尽可能地粗，可能的话，使用大于2～3mm的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信号的电平不稳，会
使噪声容限劣化；在DIP封装的IC脚间走线，可应用10－10与12－12原则，即当两脚间通过2根线时，焊盘直径可设为50mil、线宽与线距都为10mil，当两脚间只通过1根线时，焊盘直径可设为64mil、线宽与线距都为12mil。
印制导线的间距：相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压。这个电压一般包括工作电压、附加波动电压以及其它原因引起的峰值电压。如果有关技术条件允许导线之间存在某种程度的金属残粒，则其间距就会减小。因此设计者在考虑电压时应把这种因素考虑进去。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距。
印制导线的屏蔽与接地：印制导线的公共地线，应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪
声能力增强的秘诀；多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。
焊盘：
焊盘的直径和内孔尺寸：焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及搪锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑，焊盘的内孔一般不小于0.6mm，因为小于0.6mm的孔开模冲孔时不易加工，通常情况下以金属引脚直径值加上0.2mm作为焊盘内孔直径，如电阻的金属引脚直径为0.5mm时，其焊盘内孔直径对应为0.7mm，焊盘直径取决于内孔直径，如下表：
孔直径 0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0
焊盘直径 1.5 1.5 2 2.5 3.0 3.5 4
1．当焊盘直径为1.5mm时，为了增加焊盘抗剥强度，可采用长不小于1.5mm，宽为1.5mm和长圆形焊盘，此种焊盘在集成电路引脚焊盘中最常见。
2．对于超出上表范围的焊盘直径可用下列公式选取：
直径小于0.4mm的孔：D／d＝0.5～3
直径大于2mm的孔：D／d＝1.5～2
式中：（D－焊盘直径，d－内孔直径）
有关焊盘的其它注意点：
焊盘内孔边缘到印制板边的距离要大于1mm ，这样可以避免加工时导致焊盘缺损。
焊盘的开口：有些器件是在经过波峰焊后补焊的，但由于经过波峰焊后焊盘内孔被锡封住，使器件无法插下去，解决办法是在印制板加工时对该焊盘开一小口，这样波峰焊时内孔就不会被封住，而且也不会影响正常的焊接。
焊盘补泪滴：当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。
相邻的焊盘要避免成锐角或大面积的铜箔，成锐角会造成波峰焊困难，而且有桥接的危险，大面积铜箔因散热过快会导致不易焊接。
大面积敷铜：印制线路板上的大面积敷铜常用于两种作用，一种是散热，一种用于屏蔽来减小干扰，初学者设计印制线路板时常犯的一个错误是大面积敷铜上没有开窗口，而由于印制线路板板材的基板与铜箔间的粘合剂在浸焊或长时间受热时，会产生挥发性气体无法排除，热量不易散发，以致产生铜箔膨胀，脱落现象。因此在使用大面积敷铜时，应将其
开窗口设计成网状。
跨接线的使用：在单面的印制线路板设计中，有些线路无法连接时，常会用到跨接线，在初学者中，跨接线常是随意的，有长有短，这会给生产上带来不便。放置跨接线时，其种类越少越好，通常情况下只设6mm，8mm，10mm三种，超出此范围的会给生产上带来不便。
板材与板厚：印制线路板一般用覆箔层压板制成，常用的是覆铜箔层压板。板材选用时要从电气性能、可靠性、加工工艺要求、经济指标等方面考虑，常用的覆铜箔层压板有覆铜箔酚醛纸质层压板、覆铜箔环氧纸质层压板、覆铜箔环氧玻璃布层压板、覆铜箔环氧酚醛玻璃布层压板、覆铜箔聚四氟乙烯玻璃布层压板和多层印制线路板用环氧玻璃布等。由于环氧树脂与铜箔有极好的粘合力，因此铜箔的附着强度和工作温度较高，可以在260℃的熔锡中浸焊而无起泡。环氧树脂浸渍的玻璃布层压板受潮湿的影响较小。超高频印制线路最优良的材料是覆铜箔聚四氟乙烯玻璃布层压板。在有阻燃要求的电子设备上，还要使用阻燃性覆铜箔层压板，其原理是由绝缘纸或玻璃布浸渍了不燃或难燃性的树脂，使制得的覆铜箔酚醛纸质层压板、覆铜箔环氧纸质层压板、覆铜箔环氧玻璃布层压板、覆铜箔环氧酚醛玻璃布层压板，除了具有同类覆铜箔层压板的相拟性能外，还有阻燃性。
印制线路板的厚度应根据印制板的功能及所装元件的重量、印制板插座规格、印制板的外形尺寸和所承受的机械负荷来决定。多层印制板总厚度及各层间厚度的分配应根据电气和结构性能的需要以及覆箔板的标准规格来选取。常见的印制线路板厚度有0.5mm、1mm、1.5mm、2mm等。
1. 一般规则
1.1 PCB板上预划分数字、模拟、DAA信号布线区域。
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 敏感模拟信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分开。
1.7 电源及临界信号走线使用宽线。
1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。
2. 元器件放置
2.1 在系统电路原理图中：
a) 划分数字、模拟、DAA电路及其相关电路；
b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；
c) 注意各IC芯片电源和信号引脚的定位。
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
a) Connector和Jack周围留出插件的位置；
b) 元器件周围留出电源和地走线的空间；
c) Socket周围留出相应插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：
a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
b) 将元器件放置在数字和模拟信号布线区域的交界处。
2.5 放置所有的模拟器件：
a) 放置模拟电路元器件，包括DAA电路；
b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；
d) 对於串行DTE模块，DTE EIA/TIA-232-E
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
2.6 放置数字元器件及去耦电容：
a) 数字元器件集中放置以减少走线长度；
b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
c) 对并行总线模块，元器件紧靠
Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
d) 对串行DTE模块，接口电路靠近Connector；
e) 晶振电路尽量靠近其驱动器件。
2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。
3. 信号走线
3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
===============================================================
| Noise Source | neutral | noise
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | |
-----------+----------------+----------------+----------------- 竹胶合模板
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
串行DTE | 40-41 | 11,14-22,55-57 |
===============================================================
===============================================================
| Noise Source | neutral | noise
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | |
-----------+----------------+----------------+-----------------
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
并行总线 | 11,14-22,40-41 | |
| 55-57 | |
===============================================================
3.2 数字信号走线尽量放置在数字信号布线区域内；
模拟信号走线尽量放置在模拟信号布线区域内；
(可预先放置隔离走线加以限定，以防走线布出布线区域)
数字信号走线和模拟信号走线垂直以减小交叉耦合。
3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。
a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；
b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如载人旅行箱/HCS、/HRD、/HWT、/RESET。
3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
3.10 高频信号走线应减少使用过孔连接。
3.11 所有信号走线远离晶振电路。
3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
3.14 清除地线环路，以防意外电流回馈影响电源。
4. 电源
4.1 确定电源连接关系。
4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)
4.4 一般地，先布电源走线，再布信号走线。
5. 地
5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。
5.7 所有地线走线尽量宽，25-50mil。
5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。
6. 晶振电路
6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上
离晶振最近的DGND引脚，且尽量减少过孔。
6.3 如可能，晶振外壳接地。
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电
容和Modem的GND引脚。
7. 使用EIA/TIA-232接口的独立Modem设计
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
7.2 各电源线上放置相同模式的Choke。
7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
7.5 EIA/TIA-232电缆信号地接至数字地。
7.6 以下情况EIA/TIA-232电缆屏蔽不用接至Modem外壳;空接;通过Bead接到数字地;EIA/TIA-232电缆靠近Modem外壳处放置一磁环时直接连到数字地。
8. VC及VREF电路电容走线尽量短，且位於中性区域。
8.1 10uF VC电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)。
8.2 10uF VC电解电容负极与0.1uF VC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN34)。
共享空调8.3 10uF VREF电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VREF引脚(PIN25)。
8.4 10uF VREF电解电容负极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)；注意与8.1走线相独立。
VREF ------+--------+
┿ 10u ┿ 0.1u
VC ------+--------+
┿ 10u ┿ 0.1u
+--------+-----~~~~~---+ AGND
使用之Bead应满足：
100MHz时，阻抗=70W;;
额定电流=200mA;;
最大电阻=0.5W。
9. 电话和Handset接口
9.1 Tip和Ring线接口处放置Choke。
9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意， 一般做法是预留这些器件的位置，以便性能/EMI测试认证时调整。
9.3 Tip和Ring线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议