一种闪存结构、数据处理方法、存储介质及电子设备与流程

1.本发明涉及数据处理技术领域，尤其涉及一种闪存结构、数据处理方法、存储介质及电子设备。

背景技术：

2.传统上，计算系统使用各种各样的非易失性存储设备来维护和存储数据和指令，例如，软盘、硬盘驱动器、磁带、光盘。最近，非易失性nand存储设备已经在存储卡、usb闪存驱动器和固态驱动器(ssd)中得到广泛使用。随着各种应用的巨大需求，已经开发出了不同种类的非易失性存储器。
3.然而，每种非易失性存储器具有不同的特性，例如操作序列、接口吞吐量、访问延迟、p/e周期、耐久性、数据维持能力，以及原始比特误码率(其需要不同的ecc能力)。
4.因此，如何提供一种具有纠错能力的闪存结构成为亟待解决的问题。

技术实现要素：

5.有鉴于此，本发明提供一种闪存结构、数据处理方法、存储介质及电子设备，以提供具有纠错能力的闪存结构，使得闪存结构的应用范围更广。
6.为实现上述目的，本发明提供如下技术方案：
7.一种闪存结构，具有内部纠错功能，所述闪存结构包括：
8.闪存存储阵列、位线多路选择器、驱动电路、ecc解码器、输出选择模块、晶片管脚、页面缓冲器和ecc编码器；
9.所述闪存存储阵列通过所述位线多路选择器与所述驱动电路相连；
10.所述驱动电路依次通过所述ecc解码器和所述输出选择模块与所述晶片管脚相连；
11.所述晶片管脚依次通过所述页面缓冲器和所述ecc编码器与所述驱动电路相连。
12.优选的，在上述闪存结构中，所述ecc编码器为汉明编码器。
13.优选的，在上述闪存结构中，所述ecc编码器为128位加8位的汉明编码器。
14.优选的，在上述闪存结构中，所述ecc解码器为输出128位数据的ecc解码器。
15.优选的，在上述闪存结构中，所述驱动电路为读出放大器和总位线驱动电路。
16.优选的，在上述闪存结构中，所述闪存结构为nor闪存。
17.一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：
18.通过晶片管脚获取待编程数据；
19.将所述待编程数据存储到页面缓冲器中；
20.通过ecc编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据；
21.所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。
22.一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：
23.驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取；
24.ecc解码器对提取的数据进行纠错解码；
25.纠错解码后的数据经过输出选择模块，读取至晶片管脚。
26.一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在的设备执行上述所述的数据处理方法。
27.一种电子设备，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述所述的数据处理方法；
28.其中所述存储介质为上述任意一项所述的闪存结构。
29.经由上述的技术方案可知，本发明提供的闪存结构具有内部纠错功能，所述闪存结构包括：闪存存储阵列、位线多路选择器、驱动电路、ecc解码器、输出选择模块、晶片管脚、页面缓冲器和ecc编码器；闪存存储阵列通过位线多路选择器与驱动电路相连；驱动电路依次通过ecc解码器和输出选择模块与晶片管脚相连；晶片管脚依次通过页面缓冲器和ecc编码器与驱动电路相连。通过在闪存结构的编程路径中加入ecc编码器，在读取路径中加入ecc解码器，使得闪存结构中的数据编程和数据读取均具有ecc纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
31.图1为本发明实施例提供的一种闪存结构示意图；
32.图2为本发明实施例提供的一种数据处理方法的流程示意图；
33.图3为本发明实施例提供的另一种数据处理方法的流程示意图；
34.图4为本发明实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
35.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
36.术语“编程”用于指将数据从外部写入并存储到存储器中的状态。术语“读出”用于指从存储器中读出数据的操作，也就是数据从存储器单元中移出存储器的状态。“修正(或纠正或改正)数据”用于指没有错误位的被转录的数据。
37.请参见图1，图1为本发明实施例提供的一种闪存结构示意图，所述闪存结构具有内部纠错功能，所述闪存结构100包括：闪存存储阵列1、位线多路选择器2、驱动电路3、ecc
解码器4、输出选择模块5、晶片管脚6、页面缓冲器7和ecc编码器8；闪存存储阵列1通过位线多路选择器2与驱动电路3相连；驱动电路3依次通过ecc解码器4和输出选择模块5与晶片管脚6相连；晶片管脚6依次通过页面缓冲器7和ecc编码器8与驱动电路3相连。
38.具体的，所述ecc解码器将校正后的数据输出到输出选择模块5的输入。
39.所述ecc编码器8将校正后的数据输出到驱动电路3的输入。
40.该闪存结构通过在闪存结构的编程路径中加入ecc编码器，在读取路径中加入ecc解码器，使得闪存结构中的数据编程和数据读取均具有ecc纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
41.其中，本实施例中驱动电路3为读出放大器和总位线驱动电路，用于驱动位线多路选择器。
42.本实施例中所述ecc编码器和ecc解码器是相互匹配使用的器件，本实施例中不限定ecc编码器和ecc解码器的具体形式。
43.可选的，ecc编码器为汉明编码器，且为128位加8位的汉明编码器，通过128位+8位纠正一位错误。
44.可选的，ecc解码器也为128位解码器。
45.本实施例中不限定闪存结构的具体形式，可选的，所述闪存结构为norflash。
46.可选的，在本发明另一实施例中还提供了一种数据处理方法，参考图2，图2为本发明实施例提供的一种数据处理方法的流程示意图。
47.该数据处理方法应用于上述实施例所述的闪存结构，所述数据处理方法包括：
48.s101：通过晶片管脚获取待编程数据。
49.s102：将所述待编程数据存储到页面缓冲器中。
50.s103：通过ecc编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据。
51.s104：所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。
52.在该实施例中，在页面缓冲器之后添加ecc编码器，在闪存结构的数据编码过程中，将编程到闪存结构中的数据具有纠错的额外数据，实现了一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
53.可选的，在本发明另一实施例中还提供了一种数据处理方法，参考图3，图3为本发明实施例提供的另一种数据处理方法的流程示意图。
54.该数据处理方法应用于上述实施例所述的闪存结构，所述数据处理方法包括：
55.s201：驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取。
56.s202：ecc解码器对提取的数据进行纠错解码。
57.s203：纠错解码后的数据经过输出选择模块，读取至晶片管脚。
58.在该实施例中，在驱动电路之后添加ecc解码器，在闪存结构的数据提取过程中，将从闪存结构中提取的数据具有纠错的额外数据，实现了一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
59.可选的，在本技术另一实施例中提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述数据处理方法。
60.本技术实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述数据处理方法。
61.本技术实施例提供了一种电子设备，如图4所示，图4为本发明实施例提供的一种电子设备的硬件结构示意图。
62.该电子设备60包括至少一个处理器601、以及与所述处理器连接的至少一个存储器602、总线603；其中，所述处理器601、所述存储器602通过所述总线603完成相互间的通信；处理器601用于调用所述存储器602中的程序指令，以执行上述的所述数据预处理方法。
63.本文中的电子设备可以是服务器、pc、pad、手机等。
64.本技术还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：
65.数据编程方法具体包括：
66.通过晶片管脚获取待编程数据；
67.将所述待编程数据存储到页面缓冲器中；
68.通过ecc编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据；
69.所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。
70.数据读取方法具体包括：
71.驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取；
72.ecc解码器对提取的数据进行纠错解码；
73.纠错解码后的数据经过输出选择模块，读取至晶片管脚。
74.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
75.在一个典型的配置中，设备包括一个或多个处理器(cpu)、存储器和总线。设备还可以包括输入/输出接口、网络接口等。
76.存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)，存储器包括至少一个存储芯片。存储器是计算机可读介质的示例。
77.计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
78.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
79.本领域技术人员应明白，本技术的实施例可提供为方法、系统或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
80.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
81.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
82.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：

1.一种闪存结构，其特征在于，具有内部纠错功能，所述闪存结构包括：闪存存储阵列、位线多路选择器、驱动电路、ecc解码器、输出选择模块、晶片管脚、页面缓冲器和ecc编码器；所述闪存存储阵列通过所述位线多路选择器与所述驱动电路相连；所述驱动电路依次通过所述ecc解码器和所述输出选择模块与所述晶片管脚相连；所述晶片管脚依次通过所述页面缓冲器和所述ecc编码器与所述驱动电路相连。2.根据权利要求1所述的闪存结构，其特征在于，所述ecc编码器为汉明编码器。3.根据权利要求2所述的闪存结构，其特征在于，所述ecc编码器为128位加8位的汉明编码器。4.根据权利要求2所述的闪存结构，其特征在于，所述ecc解码器为输出128位数据的ecc解码器。5.根据权利要求1所述的闪存结构，其特征在于，所述驱动电路为读出放大器和总位线驱动电路。6.根据权利要求1-5任意一项所述的闪存结构，其特征在于，所述闪存结构为nor闪存。7.一种数据处理方法，其特征在于，应用于权利要求1-6任意一项所述的闪存结构，所述数据处理方法包括：通过晶片管脚获取待编程数据；将所述待编程数据存储到页面缓冲器中；通过ecc编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据；所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。8.一种数据处理方法，其特征在于，应用于权利要求1-6任意一项所述的闪存结构，所述数据处理方法包括：驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取；ecc解码器对提取的数据进行纠错解码；纠错解码后的数据经过输出选择模块，读取至晶片管脚。9.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在的设备执行如权利要求7和/或8中所述的数据处理方法。10.一种电子设备，其特征在于，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行如权利要求7和/或8中所述的数据处理方法；其中所述存储介质为权利要求1-6任意一项所述的闪存结构。

技术总结

本申请提供了一种闪存结构、数据处理方法、存储介质及电子设备，该闪存结构具有内部纠错功能，包括：闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；闪存存储阵列通过位线多路选择器与驱动电路相连；驱动电路依次通过ECC解码器和输出选择模块与晶片管脚相连；晶片管脚依次通过页面缓冲器和ECC编码器与驱动电路相连。通过在闪存结构的编程路径中加入ECC编码器，在读取路径中加入ECC解码器，使得闪存结构中的数据编程和数据读取均具有ECC纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。扩展了闪存结构的应用范围。扩展了闪存结构的应用范围。