一种控制电路电压的方法及装置与流程

1.本技术涉及集成电路技术领域，更具体的，涉及一种控制电路电压的方法及装置。

背景技术：

2.fpga存储器分布贯穿于整个fpga芯片，是芯片内部数量最多的存储单元，其中的数据控制着布线资源、查表等可配置逻辑资源。存储器的正常工作需要对存储器正常提供电压。
3.在现有技术中，将一个电压配置给所有的存储器，存储器内的模块都是相同的电压。在一个模块就能完成所需功能时，对所有模块共同供电很明显增加了功耗，造成浪费，并且，单一的存储器供电电压，电路不能满足稳定实现功能又同时可以提高速度的特性。

技术实现要素：

4.为了解决以上问题，本技术提出一种控制电路电压的方法及装置。
5.第一方面，本技术提供一种控制电路电压的方法，方法包括：
6.主ldo接收控制端口的读/写操作指令，将所述操作指令控制生成的读/写电压记为第一信号，并输出至子ldo；
7.根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；
8.ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择，将选择的ldo输出电压控制信号记为读/写使能信号；
9.子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。
10.优选地，所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择包括：
11.根据所述模块选择信号确定ldo输出电压控制信号。
12.优选地，所述方法还包括：电路中还存在ldo的开关信号；
13.所述子ldo根据所述第一信号及所述读/写使能信号对电路提供电压包括：
14.所述ldo的开关信号不为0时，子ldo根据所述第一信号及所述读/写使能信号对所述电路提供电压。
15.优选地，所述对所述电路模块提供电压包括写入电压或读取电压。
16.优选地，所述写入电压低于所述读取电压。
17.第二方面，本技术提供一种控制电路电压的装置，包括：
18.第一信号单元，用于将根据主ldo接收的控制端口的读/写操作指令生成读/写电压记为第一信号，并通过主ldo将所述第一信号输出至子ldo，记为第一信号；
19.选择单元，用于根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；
20.第二信号单元，用于根据ldo输出电压控制信号选择器对ldo输出电压控制信号进
行选择，将选择的ldo输出电压控制信号记为读/写使能信号；
21.供电单元，用于使子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。
22.优选地，所述第二信号单元具体用于：
23.根据所述模块选择信号确定所述ldo输出电压控制信号选择器，根据所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择。
24.优选地，所述装置还包括：判断单元，用于判断电路中存在的ldo开关信号；
25.所述供电单元，具体用于：在判断单元判断ldo开关信号不为0时，子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。
26.优选地，所述对所述电路模块提供电压包括写入电压或读取电压。
27.优选地，所述写入电压低于所述读取电压。
28.通过本技术提供的的控制电路电压的方法，可以改变不同工作模式下电路中的电源电压，使写操作更可靠，同时降低功耗，并且在不同的工作模式下改变电源电压也可以提高速度。
29.附图书说明
30.为了更清楚地说明本说明书实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
31.图1为本技术实施例中提供的基于模块的vc电压分布示意图；
32.图2为本技术实施例中提供的vc电压生成示意图；
33.图3为本技术实施例中提供的vc电压生成内部逻辑示意图；
34.图4为本技术实施例中提供的控制存储器电压的方法示意图：
35.图5为本技术实施例中提供的vc时序示意图；
36.图6为本技术实施例中提供的延迟时间随vc电压变化的示意图。
具体实施方式
37.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。文中描述的作品复制件、复制件、复制品为相同意思，都是指作品经过复制得到的复制品。
39.需要说明的是，本技术中对控制电路电压的方法具体以控制存储器的电压为例来进行描述，可以理解的是，存储器还可以等同的替换为其它各种可能的业务场景中的电路元器件。
40.图1为本技术实施例中提供的基于模块的vc电压分布示意图。如图1所示，主ldo接收控制端口的读操作指令生成读电压，或主ldo接收控制端口的写操作指令，生成写电压。
将读操作指令记为main_ldo_ctrl_read，将写操作指令记为main_ldo_ctrl_write，读电压记为n_read，写电压记为n_write。将读电压n_read或写电压n_write输出至若干模块。若干模块中的每个模块根据模块选择信号和ldo开关信号确定模块是否被选中，子ldo对被选中的模块提供vc电压。将模块记为block，将模块选择信号记为bk_sel，ldo开关信号记为cfgmem_ldo_pdb，子ldo记为subldo。
41.图2为本技术实施例中提供的vc电压生成示意图。如图2所示，主ldo接收控制端口的读操作指令生成读电压，或主ldo接收控制端口的写操作指令，生成写电压。模块根据bk_sel、ldo输出电压控制信号，以及所述读电压或写电压，生成vc电压。将ldo输出电压控制信号记为cfgmem_ldo_sel。
42.图3为本技术实施例中提供的vc电压生成内部逻辑示意图。如图3所示，根据bk_sel和cfgmem_ldo_sel确定读/写使能信号，将读/写使能信号记为read_write_en。接着，根据读/写使能信号read_write_en确定读电压n_read或写电压n_write。然后，根据确定的读电压n_read或写电压n_write以及ldo开关信号cfgmem_ldo_pdb共同确定vc电压。
43.图4为本技术实施例中提供的控制存储器电压的方法示意图，下面结合图1、图2和图3对图4做进一步解释说明。如图4所示，控制存储器电压的方法包括：
44.s201：主ldo接收控制端口的读/写操作指令，产生读/写电压，将所述读/写电压记为第一信号，将所述第一信号输出至子ldo。
45.具体地，请参考图2，当第一信号为读操作指令控制生成的电压时，记为n_read；当第一信号为写操作指令控制生成的电压时，记为n_write。
46.s202：根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块。
47.被选择的模块，vc电压可以进行读写变化，未被选择的模块vc电压保持不变。
48.具体地，将模块地址记为bk_adr，将模块记为block。例如，存在4个block，可以将4个block的id分别记为00、01、10、11，模块选择信号可以根据bk_adr与block的id进行比较得到模块选择信号，根据模块选择信号决定存储器模块是否开启。
49.s203：ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择，将选择的ldo输出电压控制信号记为读/写使能信号。
50.在一些可能的实施例中，ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择包括：根据所述模块选择信号确定ldo输出电压控制信号。
51.示例性地，请参考图3，本实施例中将输出电压控制信号选择器记为cfgmem_ldo_sel[1:0]，读/写使能信号记为read_write_en。当模块选择信号bk_sel为1时，cfgmem_ldo_sel[1]被选中；当模块选择信号bk_sel为0时，cfgmem_ldo_sel[0]被选中。将被选中的信号标记为read_write_en。
[0052]
输出电压控制信号选择器cfgmem_ldo_sel[1:0]为2bit，具体值由顶层码流进行配置。
[0053]
示例性地，ldo_sel[1]为1，ldo_sel[0]为0，记为10；ldo_sel[1]为0，ldo_sel[0]为1，记为01。
[0054]
s204：子ldo根据所述第一信号及所述读/写使能信号对存储器提供电压。
[0055]
在一些可能的实施例中，控制存储器电压的方法中还存在ldo的开关信号。
[0056]
此时，子ldo根据所述第一信号及所述读/写使能信号对存储器提供电压具体包括：
[0057]
ldo的开关信号值不为0时，子ldo根据所述第一信号及所述读/写使能信号对存储器提供电压。
[0058]
在一些可能的实施例中，对所述存储器模块提供电压包括写入电压或读取电压。
[0059]
在一个较为具体的示例中，输出电压控制信号选择器cfgmem_ldo_sel[1：0]和模块选择信号bk_sel共同从主ldo输出的写电压或主ldo输出的读电压中选择vc值，具体的真值表请参考表1。可以理解，表1所展示的真值表是本技术实施例中的一种，根据本技术的设计思想，也可以应用在其它真值表中。
[0060]
表1
[0061]
cfgmem_ldo_pdbcfgmem_ldo_sel[1:0]bk_selvc0xxxx01000/1vc_write1110/1vc_read1x10vc_read1x00vc_write11x1vc_read10x1vc_write
[0062]
表中x指：x的值为任意值。
[0063]
如表1所示，在cfgmem_ldo_pdb值为0时，因为cfgmem_ldo_pdb的优先级是最高的，因此不管后续的cfgmem_ldo_sel[1：0]和bk_sel如何取值，vc的值都为0。在cfgmem_ldo_pdb值为1时，vc才有取值。
[0064]
当cfgmem_ldo_pdb值为1时，电压开始上电。如果cfgmem_ldo_sel[1:0]的值为00，此时的读/写使能信号read_write_en为0，vc为vc_write，由主ldo的写操作指令决定。
[0065]
如果cfgmem_ldo_sel[1：0]的值为11，此时的读写使能信号read_write_en为1，vc为vc_read，由主ldo的读操作指令决定。
[0066]
如果bk_sel的值为0，cfgmem_ldo_sel[0]被选中，由cfgmem_ldo_sel[0]来决定vc值。
[0067]
如果bk_sel的值为1，cfgmem_ldo_sel[1]被选中，由cfgmem_ldo_sel[1]来决定vc值。
[0068]
在一些可能的实施例中，写入电压低于读取电压。
[0069]
举例来说，在写入时候的vc值是0.8v，读的时候vc值是1.3v，写入时候的vc值低于读取时候的vc值。
[0070]
图5为本技术实施例中提供的vc时序示意图。可以理解，图5的时序示意图是本技术实施例中的一种，根据本技术的设计思想，也可以应用在其它时序示意图。
[0071]
如图5所示，将主ldo写控制端口记为main_ldo_ctrl_write，主ldo读控制端口记为main_ldo_ctrl_read，ldo输出电压控制信号记为cfgmem_ldo_sel，模块的地址记为bk_adr，存储器的初始化信号记为iniall_cmc，ldo的开关信号记为cfgmem_ldo_pdb，模块选择信号记为bk_sel。将开始阶段记为initial stage，配置阶段记为cfg stage，用户模式阶段
记为user mode，模块重新启动阶段记为block_re_initial。
[0072]
模块的地址bk_adr用来选择模块，确定对哪个模块进行vc的配置。示意图中的1000表示bk_adr的最高位为1，代表所有的模块均被选中，需要配置所有模块存储器的vc电压。示意图中的0xxx代表最高位为0，表示后续只有选中的模块才可以进行配置。
[0073]
cfgmem_ldo_pdb信号控制子ldo的开关，在reset之后和cfgmem_ldo_sel选择之后才开始执行。
[0074]
iniall_cmc在开始阶段对存储器进行清零，然后在下一次的配置重新启动时再发出信号。
[0075]
可以理解，在初始化阶段vc开始上升，然后进入配置阶段。初始化阶段和配置阶段，都是一个存储器写入的过程，此时的vc电压可以相较于user模式时较低，因为vc电压低，便于存储器写入，同时节省功耗；在读出阶段，可以提高vc电压，使存储器便于读取，可以提高读出数据的正确性和提高电路性能。图6为本技术实施例中提供的延迟时间随vc电压变化的示意图，延迟时间随着vc电压的升高而减小，vc电压越高，延迟时间越低。请参考图6，当user模式时，可以将vc电压升高来提高电路的运行速度。当重新启动的时候，vc电压会先降到最低，再根据bk_adr选择的模块对vc电压升高。
[0076]
通过本技术提供的的控制存储器电压的方法，可以改变不同工作模式下存储器的电源电压，使写操作更可靠，同时降低功耗，并且在不同的工作模式下改变电源电压也可以提高速度。
[0077]
基于上述实施例中提供的一种控制存储器电压的方法，本实施例中还提供一种控制存储器电压的装置，本实施例中提供的作品复制件产权证生成装置可以包括：
[0078]
第一信号单元，用于将根据主ldo接收的控制端口的读/写操作指令生成读/写电压记为第一信号，并通过主ldo将所述第一信号输出至子ldo。
[0079]
选择单元，用于根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块。
[0080]
第二信号单元，用于根据ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择，将选择的ldo输出电压控制信号记为读/写使能信号。
[0081]
在一些可能的实施例中，第二信号单元具体用于：
[0082]
根据所述模块选择信号确定所述ldo输出电压控制信号选择器，根据所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择。
[0083]
供电单元，用于使子ldo根据所述第一信号及所述读/写使能信号对所述存储器模块提供电压。
[0084]
在一些可能的实施例中，装置还包括：
[0085]
判断单元，用于判断电路中存在的ldo开关信号。
[0086]
所述供电单元，具体用于：
[0087]
在判断单元判断ldo开关信号不为0时，子ldo根据所述第一信号及所述读/写使能信号对所述存储器模块提供电压。
[0088]
在一些可能的实施例中，对所述存储器模块提供电压包括写入电压或读取电压。
[0089]
在一些可能的实施例中，写入电压低于所述读取电压。
[0090]
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实
体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0091]
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种控制电路电压的方法，其特征在于，所述方法包括：主ldo接收控制端口的读/写操作指令，产生读/写电压，将所述读/写电压记为第一信号，将所述第一信号输出至子ldo；根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择，将选择的ldo输出电压控制信号记为读/写使能信号；子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。2.根据权利要求1所述的方法，其特征在于，所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择包括：根据所述模块选择信号确定所述ldo输出电压控制信号选择器，根据所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：电路中还存在ldo的开关信号；所述子ldo根据所述第一信号及所述读/写使能信号对电路提供电压包括：所述ldo的开关信号不为0时，子ldo根据所述第一信号及所述读/写使能信号对所述电路提供电压。4.根据权利要求1或3所述的方法，其特征在于，所述对电路提供电压包括写入电压或读取电压。5.根据权利要求4所述的方法，其特征在于，所述写入电压低于所述读取电压。6.一种控制电路电压的装置，其特征在于，所述装置包括：第一信号单元，用于将根据主ldo接收的控制端口的读/写操作指令生成读/写电压记为第一信号，并通过主ldo将所述第一信号输出至子ldo；选择单元，用于根据顶层码流配置的模块地址，与模块自身的id进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；第二信号单元，用于根据ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择，将选择的ldo输出电压控制信号记为读/写使能信号；供电单元，用于使子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。7.根据权利要求6所述的装置，其特征在于，所述第二信号单元具体用于：根据所述模块选择信号确定所述ldo输出电压控制信号选择器，根据所述ldo输出电压控制信号选择器对ldo输出电压控制信号进行选择。8.根据权利要求6所述的装置，其特征在于，所述装置还包括：判断单元，用于判断电路中存在的ldo开关信号；所述供电单元，具体用于：在判断单元判断ldo开关信号不为0时，子ldo根据所述第一信号及所述读/写使能信号对电路提供电压。9.根据权利要求6或8所述的装置，其特征在于，所述对电路提供电压包括写入电压或读取电压。10.根据权利要求9所述的装置，其特征在于，所述写入电压低于所述读取电压。

技术总结

本发明涉及一种控制电路电压的方法及装置，方法包括：主LDO接收控制端口的读/写操作指令，产生读/写电压，将所述读/写电压记为第一信号，将所述第一信号输出至子LDO；根据顶层码流配置的模块地址，与模块自身的ID进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；LDO输出电压控制信号选择器对LDO输出电压控制信号进行选择，将选择的LDO输出电压控制信号记为读/写使能信号；子LDO根据所述第一信号及所述读/写使能信号对电路提供电压。通过本申请提供的的控制电路电压的方法，可以改变不同工作模式下存储器的电源电压，使写操作更可靠，同时降低功耗，并且在不同的工作模式下改变电源电压也可以提高速度。作模式下改变电源电压也可以提高速度。作模式下改变电源电压也可以提高速度。