利用泄漏电流中的统计变化设计动态随机存取存储器传输晶体管的制作方法

1.本公开总体上涉及电子设计自动化(eda)系统。特别地，本公开涉及使用计算机仿真、利用泄漏电流中的统计变化设计dram(动态随机存取存储器)传输晶体管。

背景技术：

2.一个传输晶体管/一个电容器存储节点(1t1c)dram单元设计是一种这样的设计：对于包括在其中的传输晶体管和电容性存储节点，该设计已经从平面技术向复杂非平面结构演进。这种演进已经使得dram单元在尺寸上能够不断减小，从而增加了每个芯片的存储器密度，同时维持了良好的缩放效率，单个存储器单元占用的面积接近每单元6f2，其中f是单元中的最小特征尺寸(通常是栅极间距)。已经提出了可以将缩放效率提升到4f2的垂直全环绕栅极解决方案。为了使能这些缩放趋势，用于dram单元的存储电容器和传输晶体管两者都被设计制造为提供非常低的泄漏电流，以具有比位刷新时间更长的位保持(retention)时间。刷新频率越高，功耗就越高。

技术实现要素：

3.在一个实施例中，本公开提供了一种系统，该系统包括处理器和存储器，存储器包括指令，该指令在由处理器执行时，执行操作，该操作包括：通过仿真晶体管中的不同的掺杂剂配置，生成第一多个晶体管泄漏电流；通过针对不同的掺杂剂配置中的每个掺杂剂配置仿真晶体管中的单个陷阱插入，生成第二多个晶体管泄漏电流；将第一多个晶体管泄漏电流拟合到第一泄漏电流分布；将第二多个晶体管泄漏电流拟合到第二泄漏电流分布；基于第一泄漏电流分布和第二泄漏电流分布，生成针对晶体管的指定陷阱密度的第三多个泄漏电流；将第三多个泄漏电流转换为针对包括晶体管的dram单元的模型参数；以及基于模型参数，评估包括晶体管的dram单元。
4.在一个实施例中，本公开提供了一种方法，该方法包括：通过仿真晶体管中的不同的掺杂剂配置，生成第一多个晶体管泄漏电流；通过针对不同的掺杂剂配置中的每个掺杂剂配置仿真晶体管中的单个陷阱插入，生成第二多个晶体管泄漏电流；将第一多个晶体管泄漏电流拟合到第一泄漏电流分布；将第二多个晶体管泄漏电流拟合到第二泄漏电流分布；将第一泄漏电流分布和第二泄漏电流分布组合，以产生第三泄漏电流分布；基于第一泄漏电流分布和第二泄漏电流分布和晶体管的指定陷阱密度，生成针对晶体管的指定陷阱密度的第三多个统计地生成的泄漏电流；将第三多个统计地生成的泄漏电流映射到模型参数值，以用于包括晶体管的dram单元的电路仿真；以及基于模型参数，评估包括晶体管的dram单元。
5.在一个实施例中，本公开提供了一种非暂态计算机可读存储介质，其包括指令，该指令在由处理器执行时执行操作，该操作包括：评估具有第一陷阱密度的dram单元的统计紧凑模型，以确定针对在dram单元中包括的传输晶体管模拟的响应刷新时间是否满足阈
值；响应于确定响应刷新时间不满足阈值：为dram单元选择不同的第二陷阱密度；重新评估具有第二陷阱密度的dram单元的统计紧凑模型，以确定针对在dram单元中包括的传输晶体管模拟的响应刷新时间是否满足阈值；响应于响应刷新时间满足阈值，指示dram单元是可接受的；其中：统计紧凑模型经由dram单元的第一多个统计仿真和dram单元的第二多个统计仿真被生成，第一多个统计仿真产生表示基线泄漏电流的第一泄漏电流分布，并且第二多个统计仿真产生表示附加泄漏电流分布的第二泄漏电流分布，其中第一泄漏电流分布和第二泄漏电流分布被组合以创建表示dram单元中的诱导漏极泄漏的第三泄漏电流分布；并且第三泄漏电流分布基于指定陷阱密度被外推，以描述dram单元在指定陷阱密度处的统计泄漏电流。
附图说明
6.从下面给出的详细描述并且从本公开的实施例的附图，将更充分地理解本公开。附图用于提供对本公开的实施例的知识和理解，并且不将本公开的范围限制于这些特定实施例。此外，附图不一定按比例绘制。
7.图1图示了根据本公开的各种实施例的dram单元的示意性结构，对于tcad仿真，通过工艺模拟(emulation)和工艺仿真(simulation)获得该dram单元的示意性结构。
8.图2是图示根据本公开的各种实施例的dram单元的电路模型的电路图。
9.图3是根据本公开的各种实施例的用于优化传输晶体管设计的方法的流程图。
10.图4图示了根据本公开的各种实施例的dram单元中的泄漏电流的tcad结果的图，泄漏电流是由于随机离散掺杂剂并且还由于在随机离散掺杂剂存在的情况下的单个随机陷阱引起的。
11.图5a和图5b是根据本公开的各种实施例的波形图，其图示了在各个操作阶段期间施加到dram单元电路的波形激励(电压)。
12.图6是根据本公开的各种实施例的统计电路仿真结果的图，其示出了在三种不同的陷阱密度场景中针对给定刷新时间的存储节点电压分布。
13.图7是根据本公开的各种实施例的用于执行仿真格式变换的方法的流程图。
14.图8是根据本公开的实施例的图，其图示了针对数个陷阱密度分布，从紧凑模型统计生成获得的泄漏电流与从tcad仿真获得的泄漏的比较。
15.图9描绘了根据本公开的一些实施例的在集成电路的设计和制造期间使用的各种过程的流程图。
16.图10描绘了本公开的实施例可以在其中操作的示例计算机系统的图。
具体实施方式
17.本公开的实施例提供了一种新颖的仿真流程，该流程从技术计算机辅助设计(tcad)数据进行到使用诸如spice(具有集成电路重点的仿真程序)的电路仿真器的电路仿真，以预测限制dram的刷新时间的传输晶体管泄漏电流的统计分散(dispersion)。
18.由于每个单元的高纵横比以及小面积，因此增加存储电容器的电容存在物理限制。因此，期望聚焦在传输晶体管的设计制造上以增加保持，这通常依赖于非零衬底偏置的应用，并且依赖于掺杂轮廓的优化以及栅极-漏极重叠。以该方式设计制造传输晶体管是多
维的并且困难的任务，这可能需要在硅晶片上进行数次非常昂贵的试验。此外，由于这些泄漏电流在安培(attoampere)的数量级上，因此不可能在物理上通过实验测量来自单个单元的泄漏电流。因此，泄漏测量只能在较大的单元阵列上被执行，因此不允许物理理解支配单个缺陷单元的随机保持的机制。
19.可以通过包括载流子生成/复合的三维技术计算机辅助设计(tcad)漂移-扩散仿真，来实施对由于设备的半导体区域中的缺陷引起的泄漏电流的仿真。载流子的复合/生成通常由根据公式[1]的shockley-read-hall等式描述，其中寿命按照根据公式[2]和公式[3]的辅助hurkx等式进行修改，以描述陷阱辅助隧穿的影响。
[0020][0021]
σ＝σ0(1+γ
tat
)
[0022]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
[2]
[0023][0024]
尽管这种tcad仿真确定了晶体管泄漏电流，但是由于迭代求解程序方案的不收敛，因此，附加的复合等式(即，公式[1-3])的解显著地增加了tcad仿真时间并且降低了tcad仿真产量。
[0025]
由这种方法提供的技术优势和改进/扩展的功能包括：使得能够物理理解个体缺陷单元的泄漏机制；允许以基于晶圆的优化的成本的可忽略不计的一小部分进行单元优化；改进了在以tcad仿真器、电路模型提取器和电路仿真器为特征的任何现有平台中实现的易用性。由于流程基于物理tcad仿真工具输出来进行实现，因此流程也可扩展到与刷新时间有关的其他可仿真变化机制，包括但不限于：写入电流变化、电容变化、电容器泄漏变化、感测放大器变化和供电电压波动。
[0026]
分析系统在tcad仿真上使用后处理方法，以在单个随机定位陷阱存在的情况下，使能对dram传输晶体管中的泄漏电流的快速而准确的仿真。分析系统通过多功能概率密度来拟合从tcad仿真(来自后处理)获得的单个陷阱诱导的泄漏的数据，以正确地捕获与随机离散掺杂剂有关的统计变化性以及与随机定位离散陷阱有关的统计分布的尾部。分析系统基于目标tcad数据并且基于针对任意陷阱密度值的统计紧凑模型的快速而准确的生成，来提取紧凑模型参数。分析系统使用统计紧凑模型执行统计电路仿真(例如，利用spice仿真器)。本文讨论的实施例使能了对单个dram单元中的泄漏机制的理解，并且使能了对dram单元中的泄漏电流的统计分布的预测。当在实验设计(doe)的框架中或在设计优化循环内被采用时，与基于硅晶片生产的优化相比，本公开使能了对传输晶体管设计的改进，从而以可忽略的成本和持续时间，最小化泄漏并且最大化刷新时间。
[0027]
总体上，本公开包括一种方法，该方法实现基于仿真的流程，以预测传输晶体管泄漏电流的统计变化性(泄漏电流限制了先进dram的刷新时间)，并且在统计变化性存在的情
况下，使能对传输晶体管设计的优化。如本领域中使用的并且如本领域普通技术人员所理解的，“优化”(“optimization”，“optimize”，“optimizing”)及其变型是指用以选择一些所标识的特性或约束的一些改进(如果改进可用)的问题的数学公式，并且不暗示对特性或约束的绝对或全局最优改进(因为该术语可以更通俗地被使用)。因此，在一些情况下，优化可以确定最小值，其中最小值可以是局部最小值而不是全局最小值。例如，针对减小的覆盖区(footprint)优化的第一设计可以比针对低功耗优化的第二设计消耗更多的功率。在另一个示例中，针对减少的导线长度优化的第一设计在整个电路上可以具有比第二设计降低的总导线长度(例如，第一设计展示了导线长度的全局最小值)，但是在第一元件与第二元件之间也可以具有比第二设计中长的个体导线长度(例如，第二设计展示了局部最小值)。因此，“优化”设计被创建或更新，以改进一个或多个主动指定的约束和/或目标的总体指标，并且可以表示各种优化优先级中的多个分层设计考虑。
[0028]
图1图示了根据本公开的各种实施例的dram单元的示意性结构100，对于tcad仿真，通过工艺模拟(emulation)和工艺仿真(simulation)获得该dram单元的示意性结构100。图1示出了可以通过工艺模拟或工艺仿真获得的典型的6f
2 dram单元晶体管结构100，其表示纳米级生成。图1的tcad设计可以被用作统计漂移-扩散仿真器的输入，其中连续掺杂被随机地离散为个体掺杂剂原子(被示为作为掺杂剂170的圆形夹杂物)，并且对标称设备的数百个统计实例进行仿真，以获得晶体管性能的统计分散。
[0029]
如所示的，tcad结构100是一种共享设计，其连接两个存储节点接触120a、120b之间的共享位线接触130，两个存储节点接触120a、120b连接到相应的存储电容器(未图示)。两个传输晶体管110a、110b经由共享位线柱140连接到位线接触130，其中第一传输晶体管110a经由第一存储柱150a连接到第一存储节点接触120a，并且第二传输晶体管110b经由第二存储柱150b连接到第二存储节点接触120b。此外，示出了用于相应的传输晶体管110a、110b的栅极区域的栅极接触160a、160b，栅极氧化物165在栅极接触160a、160b与传输晶体管110a、110b之间。尽管被图示为共享设计，但本公开可以被应用于具有个体组件的各种配置和几何形状的单个电容器/晶体管设计(例如，具有一个存储电容器、存储柱和栅极接触)。
[0030]
在柱140、150a、150b中的每个柱中，图示了数个掺杂剂170，并且在传输晶体管110a、110b的主体中图示了较低浓度的掺杂剂170。当对结构100进行仿真时，分析系统在感兴趣区域中(诸如第一存储柱150a中的被框住的区域180中)的随机位置处生成陷阱190a-190c(通常或统称为陷阱190)。陷阱190表示在关联基础材料中的不希望的缺陷或瑕疵，该不希望的缺陷或瑕疵允许电流从存储电容器泄漏。其他感兴趣的区域(例如，在第二存储柱150b、位线柱140或传输晶体管110a、110b的主体中)是可能的。陷阱190的定义指定了在硅的体积内的密度(在本示例中，陷阱/cm3或陷阱
·
cm-3
)，并且为此，对于给定的体积，可以基于已知的或选择的密度值来确定平均陷阱数量。在一个实施例中，陷阱190的数目的分布符合泊松分布，因此陷阱190的平均数量表示泊松分布的平均值。
[0031]
放置在感兴趣区域中的陷阱190的数目影响传输晶体管110a(或110b)的刷新时间，并且这些陷阱190的放置和效果的计算通常需要大量的计算资源来计算，或者需要使用对设计的硅原型的物理实验来在实验上确定。本公开提供了对该仿真的计算效率和速度的改进，并且提供了避免对物理原型进行实验的需要的能力，从而允许用户通过计算泄漏电
流分布来快速并且准确地探索tcad结构100的设计中的选项，该泄漏电流分布可以从单个陷阱外推到感兴趣区域中的各种用户可定义的陷阱密度。
[0032]
图2是图示根据本公开的实施例的dram单元的集成电路模型200(例如，spice模型)的电路图。在集成电路模型200中，存储柱150a与位线柱140之间的组件和连接包括：位线电压供应205，表示施加的位线电压(v
bl
)；位线电阻210，表示位线中的电阻(r
bl
)；位线电容215，表示位线之间的电容(c
bl
)；以及位线接触电阻220，表示位线柱140中的接触130到存储电容器的接触中的电阻(r
bl_contact
)。位线电容215被建模为连接在中间节点225(位于位线电阻210与位线接触电阻220之间)与地270之间。位线电压源205被建模为连接在地270与位线电阻210之间。
[0033]
第一节点230在模型200中被表示为用于测量/仿真传输晶体管235(例如，图1中的传输晶体管110a、110b中的一个传输晶体管)的输入电压(v
nl
)，该输入电压利用可控栅极电压供应240进行建模，该可控栅极电压供应240被配置为向传输晶体管235的栅极施加栅极电压(v
gate
)。表示源极/漏极或存储柱150a中的电阻(r
sc_contact
)的源极/漏极接触电阻245被建模在传输晶体管235的源极与第二节点250之间。第二节点250在模型200中被表示为用于经由电容器源260(v
cap
)将泄漏电流施加到dram单元的存储电容器255。当使用统计紧凑模型时，从根据关于图3描述的方法300统计确定的潜在泄漏电流集合中的任何泄漏电流中，随机地选择泄漏电流的值(作为结泄漏参数)。所分析的每个模型200具有根据统计集合分配的唯一参数，这意味着利用不同的泄漏特性分析每个晶体管。如关于图7和图8更详细描述的，泄漏特性与不同的陷阱密度相关联，使得可以在仿真期间分析泄漏电流的几个值，并且选择给定值的概率与根据关于图3描述的方法300确定的概率分布相匹配。
[0034]
图3是根据本公开的各种实施例的用于优化传输晶体管设计的方法300的流程图。可以经由迭代循环方法、经由实验设计(doe)方法来执行方法300。当方法300使用doe方法时，方法300在310处开始，其中分析系统在执行320-370的n次迭代之前执行多次n种工艺拆分(每种工艺拆分一次迭代)，并且选择(直接选择或通过基于响应面的插值选择)最佳拆分的结果作为方法300的最终输出。当方法300使用迭代循环方法时，每次迭代在320处开始，并且给定迭代的结果用于启动新的迭代，从320重新开始直到达到优化标准或达到运行时间阈值以提供方法300的最终输出。
[0035]
在320处，系统执行标称设备中的泄漏电流的基于tcad的后处理仿真(simulation)/模拟(emulation)。在基于tcad的后处理仿真期间，系统创建待分析的dram单元的tcad设计(诸如图1中所示)，以确定(在330和340中)该设计的泄漏电流分布。
[0036]
在330处，系统仿真x次tcad设计(例如，诸如图1中所示)，并且对这些统计设计执行x次统计仿真，其中x次仿真中的每次仿真以传输晶体管的源极/漏极区域中的对应的离散随机掺杂剂集合为特征。在各种实施例中，x的值是用户可配置的参数，该值通常可以在数百次仿真的数量级(例如，x＝95、100、200、107等)，但是各种仿真可以使用各种不同的仿真数目。在一个实施例中，分析系统使用主(principal)漂移-扩散等式执行这些仿真，但是不使用上述复合公式[1-3]。这些x次仿真中的每次仿真提供对应的传输晶体管泄漏电流。注意，dram传输晶体管中的泄漏电流足够小，以至于在初始x次仿真期间省略复合公式[1-3]不会显著地干扰主漂移-扩散等式的解。
[0037]
在340处，系统仿真tcad设计，以对在330中标识的x次初始统计仿真执行y次后处
理仿真。在各种实施例中，y的值是用户可配置的参数，该值通常可以在数千次仿真(例如，y＝950、1000、2000、1007等)的数量级，但各种仿真可以使用各种不同的仿真数目。例如，当系统在330中执行一百次仿真(例如x＝100)，并且用户选择对其执行一千次后处理仿真(例如y＝1000)时，系统在340中执行十万次后处理仿真(例如，x*y＝100000)。这些y次后处理仿真中的每个后处理仿真将单个离散陷阱引入到传输晶体管的漏极附近的随机位置(其中传输晶体管的漏极耦合到电容性存储节点)。分析系统使用复合公式[1-3]来确定针对这些后处理仿真中的每个后处理仿真的对应的传输晶体管泄漏电流。
[0038]
340使用x的集合中的每次统计仿真的输出，根据公式[1-3]来计算y次(通过非耦合后处理)泄漏。因为这里将随机陷阱和随机掺杂剂视为统计上独立的实体，因此对于每个统计随机掺杂配置，系统能够仿真y个随机陷阱配置，其中变化仅由针对x个掺杂剂水平中的每个掺杂剂水平的陷阱位置提供。在各种实施例中，为了将注意力集中在泄漏分布的统计尾部(例如，距平均值5σ以上的泄漏分布部分)，在存储节点接触周围的有限感兴趣区域中生成随机陷阱，如图1中示意性所示的，其中框指示可以放置随机离散陷阱190的区域180。在图4中呈现了该过程的结果，图4示出了在随机离散掺杂剂存在(其中x＝100个配置)的情况下，针对单个随机陷阱(其中y＝50000个配置)的5,000,000个统计配置的泄漏电流的互补累积分布。
[0039]
与先前的方法相比，330和340在不恶化收敛和仿真产量方面具有双重优势，并且330和340可以在与先前的方法相似的时间量内被执行，这是因为相对于dram设备的主要的x次仿真，y个复合项的后处理评估时间可忽略。相对短的评估时间允许通过漂移-扩散仿真器运行数百个以离散随机掺杂剂为特征的统计tcad仿真(根据330)，并且进一步允许添加更多数量级的、以离散陷阱为特征的后处理仿真(根据340)。以该方式，方法300可以用于容易地获得针对泄漏电流的大的统计数据集合，这使能了对统计分布尾部的研究，这对于存在统计变化性的dram设备的优化设计最终是必不可少的。
[0040]
在360处，系统生成用于在电路仿真中使用的统计紧凑模型。与仿真工具中针对电路元件的标准紧凑模型(标准紧凑模型为建模的元件提供平均、标称或理想化的响应特性集合)相比，统计紧凑模型允许响应特性集合中的变化。表示晶体管的统计紧凑模型中的该变化具有响应特性(包括泄漏电流)，该响应特性不同于平均/标称/理想化的响应特性集合，并且与在330和340中开发的仿真行为简档相匹配。
[0041]
根据本公开的各种实施例，方法300仅针对单个随机陷阱的情况讨论了tcad仿真。tcad仿真使能了物理洞察力和结果的准确性，但tcad仿真比集成电路仿真慢几个数量级。因此，目标是经由tcad仿真获得基本的统计组件，然后经由紧凑建模和集成电路仿真执行其余程序。这样做时，系统首先获得由于任意数目的陷阱引起的泄漏电流的统计分布。统计分布可以经由tcad仿真获得，但根据本公开，统计分布经由统计方法、通过获得单个陷阱泄漏分布的准确分析描述，以快速且准确的方式来完成。
[0042]
为了在注重极少的泄漏事件尾部的情况下，获得统计分布的最佳拟合结果，系统使用自动算法将在330中计算的传输晶体管泄漏电流拟合到第一曲线/分布415，该自动算法选择最佳分布函数和最佳参数以提供最佳拟合。根据各种实施例，使用自动过程来选择最佳分布函数和该分布函数的最佳参数来拟合数据。可能的分布函数的示例可以是但不限于：贝塔(beta)、柯西(cauchy)、指数(exponential)、伽玛(gamma)、高斯(gaussian)、广义
帕累托(generalized pareto)、约翰逊(johnsons)、帕累托(pareto)、泊松(poisson)、莱斯(rice)、韦伯(weibull)等。
[0043]
参考图4可以更好地理解曲线拟合，图4图示了根据本公开的各种实施例的先进dram单元中的泄漏电流的tcad结果的图，该泄漏电流是由于随机离散掺杂剂引起的，并且还由于在随机离散掺杂剂存在的情况下的单个随机陷阱引起的。在图4中，在330中计算的传输晶体管泄漏电流的第一数据点410(被图示为菱形数据点)被分析，以拟合第一曲线415。图4示出了用于拟合第一数据点410的第一曲线415，第一曲线415经由参数a＝0.608、b＝-17.642和c＝0.162的rice分布获得。如将理解的，根据第一数据点410的性质和值，其他实施例可以使用不同的参数和不同的分布函数。第一数据点420的集合在1-cdf的值(在y轴上示出)上单调递减，但由于统计噪声，在测量电流(在x轴上)上可以变化。
[0044]
此外，系统使用多个分布函数的组合，将在340中计算的传输晶体管泄漏电流拟合到第二曲线/分布425。在各种实施例中，由于数据的广泛变化和多样的统计行为，使用多个分布来更好地拟合。根据各种实施例，系统首先标识数据点的互补累积分布中的阈值450，阈值450定义分布的“主体”与分布的“尾部”之间的边界。
[0045]
再次参考图4，来自340的传输晶体管泄漏电流的第二数据点420(被图示为圆形数据点)被分析，以拟合第二曲线425。阈值450(其可以是用户可选择或预定义的)定义第二曲线425上的第二数据点420的分布的主体区域430与尾部区域440之间的界限。主体区域430描述了被分组为在阈值百分比之上的第二数据点420的总数目，数据的“主体”(例如，数据点的99％)驻存在该阈值百分比之上，而尾部区域440描述了剩余的数据点。与第一数据点410的集合类似，第二数据点420的集合在1-cdf的值(在y轴上示出)上单调递减，但由于统计噪声，在测量电流(在x轴上)上可以变化。
[0046]
在各种实施例中，分析系统可以设置各种阈值，来区分互补累积概率的主体区域430与尾部区域440。根据阈值450，位于主体区域430内的第二数据点420被包括在分布的“主体”中，并且位于尾部区域440内的数据点420被包括在分布的“尾部”中。该系统可以使用两种不同的分布模式或统计模型，来将第二数据点420拟合到主体区域430和尾部区域440中的每个区域中的第二曲线425。
[0047]
例如，使用上面关于第一数据点410描述的相同程序，将分布的“主体”中的第二数据点420拟合到第二曲线425，而使用上面关于第一数据点410描述的相同程序(但修改为使用互补累积分布作为拟合的目标)，将分布的“尾部”中的第二数据点420拟合到分布曲线。注意，由于高泄漏情况对于更准确地表示泄漏电流很重要，因此在正确拟合泄漏分布的上尾部(即，尾部区域440中的第二曲线425的部分)上进行了额外的努力。为了实现这一点，系统使用互补累积分布来进行拟合，因为这种分布表示注重上尾部。
[0048]
在所示示例中，自动过程发现，利用具有参数a＝-7.1、b＝1.59、c＝-241.1、d＝226.3的johnson分布，对第二数据点420的主体区域430实现了最佳拟合，并且利用具有参数a＝0.91、b＝-15.07、c＝0.21的weibull分布，对第二数据点420的尾部区域440实现了最佳拟合。如将理解的，根据第二数据点420的性质和值，其他实施例可以使用不同的参数和不同的分布函数。
[0049]
在各种实施例中，第一曲线415表示被测试设计的基线泄漏电流分布，而第二曲线425表示由于设计中存在一个以上陷阱190而引起的附加泄漏电流的附加泄漏电流分布。系
统基于基线泄漏电流分布和附加泄漏电流分布(例如，第三分布)来计算第三分布，以表示单个陷阱诱导的漏极泄漏，用于用在统计紧凑模型中来外推针对传输晶体管中的各种陷阱密度的泄漏电流。
[0050]
在360处，系统生成统计紧凑模型，来表示基线泄漏电流分布和附加泄漏电流分布的组合。在各种实施例中，系统将第一曲线415添加到第二曲线425以产生单个陷阱诱导的泄漏的分布。系统标识或创建单个陷阱诱导的泄漏分布与静态紧凑模型(该静态紧凑模型名义上表示平均泄漏电流)的参数中的一个参数之间的关系，这关于图7的方法700和图8的图更详细地进行描述。本公开提供了生成泄漏电流值，而不是模型参数。
[0051]
在370处，系统使用在360中生成的统计紧凑模型，来仿真统计电路，诸如经由集成电路仿真。然后，工程师可以快速评估dram单元电路的性能，并且将修改应用于物理设计来探索用在更大设计布局中的dram单元电路的不同物理设计，而无需在硅片中开发和测试原型。
[0052]
图5a是根据本公开的各种实施例的波形图，其图示了在写入操作期间施加到dram单元电路的波形激励(电压)。在一时间段上，栅极电压510(v
gate
)被施加到传输晶体管235的栅极并且位线电压520(v
bl
)被施加到位线输入，以产生输入电压530(v
n1
)以及dram单元中的存储电压540(v
n2
)。
[0053]
图5b是根据本公开的各种实施例的波形图，其图示了在保持期间处于持恒状态时dram单元电路的电压。如将理解的，在保持期间，栅极电压510(v
gate
)被移除或以其他方式被设置为低于闸控阈值，以将传输晶体管235转为关断状态。因为传输晶体管235在保持期间关断，所以位线电压520(v
bl
)和输入电压530(v
n1
)的精确值被固定为预充电电压，而不影响存储电压540(v
n2
)，存储电压540(v
n2
)也被称为存储电容器的电容器电压。然而，由于晶体管泄漏电流，存储电压540(v
n2
)在保持期间随时间减小。对由320确定的所有泄漏电流执行集成电路仿真，从而确定存储电压540(v
n2
)如何由于在指定陷阱密度处的泄漏电流而随时间减小。
[0054]
图6是根据本公开的各种实施例的、示出了在三种不同的陷阱密度场景中针对给定刷新时间的存储节点电压分布的统计电路仿真结果的图。更具体地，图6图示了曲线610a-610c，曲线610a-610c表示对于不同的陷阱密度(例如，分别为1x10
16
陷阱/cm3、1x10
17
陷阱/cm3和1x10
18
陷阱/cm3)，电容器节点电压v
cap
在20ms(毫秒)的持恒时间之后的仿真电压降。
[0055]
曲线610a-610c示出了刷新时间对泄漏电流的对数正态依赖性，并且图6的结果用于确定tcad晶体管设计是合格(例如，满足刷新时间阈值或其他阈值)，还是应当被修改。操作者(例如，用户或系统)可以设置刷新时间阈值的各种值，对于该刷新时间阈值，当刷新时间(即存储在存储器中的位可以保持可读而不被读回到存储器中的时间)不满足指定阈值时，修改晶体管设计(或将设计标记为合格)。例如，操作者可以采取各种动作来修改底层设计，以改进刷新时间，包括改变：所使用的掺杂剂的浓度或类型、晶体管的尺寸、用于构建晶体管的栅极材料、晶体管的几何形状、晶体管的偏置、包括晶体管的电路元件的布局等。
[0056]
图7是根据本公开的各种实施例的用于执行tcad到电路变换(诸如在关于图3讨论的方法300的360中)的方法700的流程图。在各种实施例中，分析系统响应于接收到单个陷阱诱导的泄漏分布(例如，作为来自方法300的340的输出，并且被示为图4中的曲线425)而
执行方法700，以生成统计泄漏紧凑spice模型，以用于用在spice仿真中来计算统计泄漏电流(例如，作为方法300的370的输入)。
[0057]
在710处，分析系统接收分析分布拟合和陷阱密度。分析分布拟合是根据方法300生成的单个陷阱泄漏电流分布，该分布包含基线泄漏电流分布(415)和诱导泄漏电流分布(425)两者。在各种实施例中，陷阱密度可以是被选择用于分析的任意值或用户定义值。陷阱密度用作乘数，该乘数用于增加先前执行的单个陷阱仿真中的平均陷阱数目，并且将单个陷阱诱导的泄漏电流分布与指定陷阱密度相匹配。
[0058]
在720处，分析系统基于针对指定陷阱密度的单个陷阱诱导的泄漏电流分布来生成统计泄漏电流。为了针对给定的陷阱密度分析传输晶体管，统计仿真被执行。然而，可能存在两种水平的随机化：陷阱190的实际数目(通过陷阱密度*硅的体积＝陷阱的平均数目来进行计算，其仍然作为分布而不是离散值由处理系统处理)，以及来自单个陷阱的泄漏电流(如由单个陷阱诱导的泄漏电流分布所描述的)。因此，针对指定陷阱密度，单个陷阱诱导的泄漏电流分布可以被用于生成多个不同的电流(例如，如图8中所示)。对于每个陷阱密度，并且对于每个电路实例，分析系统基于单个陷阱电流分布(第二曲线425)，针对其中描述的每个陷阱生成实际陷阱数目和随机泄漏电流。将总的陷阱电流与基线泄漏电流分布(第一曲线415)相加，然后给出针对该单元的实例的随机泄漏电流。
[0059]
图8是根据本公开的各种实施例的图，其图示了针对数个陷阱密度分布，从紧凑模型统计生成(即，图7的720的输出)获得的泄漏电流分布曲线810a-810e与从tcad仿真获得的泄漏的比较。更具体地，图8示出了使用任意陷阱密度或用户定义的陷阱密度(例如，1x10
16
陷阱/cm3、5x10
16
陷阱/cm3、1x10
17
陷阱/cm3、5x10
17
陷阱/cm3和1x10
18
陷阱/cm3)，从紧凑模型统计生成获得的泄漏电流分布曲线810a-810e。因此，图8表明紧凑模型仿真准确地再现了从tcad仿真生成的泄漏电流分布。
[0060]
在各种实施例中，系统经由操纵两个统计地选择的变量来影响拟合到分布的统计地分布的电流，来在泄漏电流分布曲线(例如，810a-810e)上获得第三多个泄漏电流。根据基线泄漏电流分布(例如，曲线415)，随机选择用于影响在统计紧凑模型中观察到的泄漏电流的第一变量的值。根据附加泄漏电流分布(例如，曲线425)，随机选择用于影响在统计紧凑模型中观察到的泄漏电流的第二变量的值。在各种实施例中，重复n次最后的操作，其中n是晶体管中的陷阱(190)的数目(例如，基于指定陷阱密度和晶体管的体积)。将泄漏电流的n个随机值相加以得到总泄漏电流。
[0061]
返回图7，在730处，分析系统将统计泄漏电流分布(根据720生成)转换成集成电路模型参数。例如，将统计泄漏电流曲线从在tcad应用中生成的第一描述语言转换为在集成电路仿真器(例如，spice)中使用的第二描述语言。泄漏电流分布的统计范围允许集成电路模型充当统计紧凑模型，而不是每个参数仅一个值的静态紧凑模型。
[0062]
在740处，分析系统使用统计紧凑模型来执行集成电路仿真，该统计紧凑模型使用基于统计泄漏电流分布的集成电路模型参数。注意，在提取了基线静态紧凑模型(即dram单元的基本特性，不包括基于陷阱的泄漏效应)之后，可以针对任意陷阱数目获得非常大量的统计紧凑模型。因此，泄漏电流基于陷阱泄漏分布拟合来进行随机化。每个随机泄漏电流样本被认为是更新的紧凑模型(它实际上是基线静态紧凑模型和随机化的泄漏值)。统计紧凑模型中的参数允许统计紧凑模型产生不同的泄漏电流，其中相关联的出现概率对应于由统
计泄漏电流分布描述的泄漏电流范围。
[0063]
在750处，分析系统在spice电路仿真中产生统计泄漏电流。该统计泄漏电流被提供给用户，以用于评估dram单元的当前设计。在一些实施例中，统计泄漏电流被用于评估刷新时间，使得当刷新时间低于阈值时(例如，当统计泄漏电流高于阈值时)，提示用户选择用于dram单元的设计的新参数或新参数的集合。使用统计紧凑模型，用户可以选择新参数以进行重新评估，并且可以使用新参数快速重新评估dram单元。
[0064]
图9图示了在诸如集成电路的制品的设计、验证和制造期间使用的过程900的示例集合，以转换和验证表示集成电路的设计数据和指令。这些过程中的每个过程可以被结构化并使能为多个模块或操作。术语“eda”表示术语“电子设计自动化”。这些过程从利用由设计师提供的信息创建产品构思910开始，该信息被转换以创建使用eda过程912的集合的制品。在完成设计时，设计被流片(tape-out)934，这是将集成电路的图稿(例如，几何图案)发送到制造工厂以制造掩模组的时候，然后掩模组被用来制造集成电路。在流片之后，制造936半导体裸片，并且执行封装和组装过程938以生产成品集成电路940。
[0065]
电路或电子结构的规格范围可以从低级晶体管材料布局到高级描述语言。使用诸如vhdl、verilog、systemverilog、systemc、myhdl或openvera的硬件描述语言(“hdl”)，可以使用高级表示来设计电路和系统。hdl描述可以被转换为逻辑级的寄存器传输级(“rtl”)描述、门级描述、布局级描述或掩模级描述。每个较低的表示级(即更详细的描述)将更多有用的细节添加到设计描述中，例如，针对包括该描述的模块的更多细节。较高的细节水平(即更表示性的描述)可以由计算机生成、从设计库导出或由另一个设计自动化过程创建。用于指定更详细描述的较低表示语言级别的规范语言的一个示例是spice，它用于具有许多模拟组件的电路的详细描述。在每个表示级别处的描述被使能，以供该层的对应工具使用(例如形式验证工具)。设计过程可以使用图9中描述的序列。所描述的过程由eda产品(或工具)使能。
[0066]
在系统设计914期间，指定要被制造的集成电路的功能。可以针对期望特性(诸如功耗、性能、面积(物理和/或代码行)和成本降低等)对设计进行优化。在该阶段，可以将设计划分为不同类型的模块或组件。
[0067]
在逻辑设计和功能验证916期间，以一种或多种描述语言指定电路中的模块或组件，并且检查该规格的功能准确性。例如，可以验证电路的组件，以生成与所设计的电路或系统的规格要求匹配的输出。功能验证可以使用仿真器和其他程序，诸如测试台生成器、静态hdl检查器和形式验证器。在一些实施例中，被称为“模拟器”或“原型系统”的组件的特殊系统被用来加速功能验证。
[0068]
在用于测试的综合和设计918期间，hdl代码被转换为网表。在一些实施例中，网表可以是图形结构，其中图形结构的边表示电路的组件，并且其中图形结构的节点表示组件如何被互连。hdl代码和网表两者是制造的分层产品，其可以由eda产品使用来验证：集成电路在被制造时是否根据指定的设计执行。可以针对目标半导体制造技术优化网表。附加地，成品集成电路可以被测试，以验证集成电路是否满足规格的要求。
[0069]
在网表验证920期间，检查网表是否符合时序约束以及是否与hdl代码相对应。在设计规划922期间，构造并分析集成电路的总体平面图，以进行时序和顶层布线。
[0070]
在布局或物理实现924期间，进行物理放置(电路组件(诸如晶体管或电容器)的放
置)和布线(电路组件通过多个导体的连接)，并且可以执行从库中选择单元以使能特定的逻辑功能。如本文所使用的，术语“单元”可以指定晶体管、其他组件和互连的集合，其提供布尔逻辑功能(例如，and、or、not、xor)或存储功能(诸如，触发器或锁存器)。如本文所使用的，电路“块”可以指代两个或两个以上的单元。单元和电路块两者可以被称为模块或组件，并且可以被使能为物理结构和仿真两者。诸如尺寸的参数被指定为用于所选择的单元(基于“标准单元”)，并且使得在数据库中可访问，以供eda产品使用。
[0071]
在分析和提取926期间，在布局级验证电路功能，该布局级允许对布局设计的改进。在物理验证928期间，检查布局设计以确保制造约束(诸如drc约束、电气约束、光刻约束)是正确的，并且确保电路功能与hdl设计规格匹配。在分辨率增强930期间，布局的几何形状被转变以改善电路设计被制造的方式。
[0072]
在流片期间，创建数据以用于(如果合适，在应用光刻增强之后)生产光刻掩模。在掩模数据准备932期间，“流片”数据被用于产生光刻掩模，该光刻掩模用于生产成品集成电路。
[0073]
计算机系统(诸如，图5的计算机系统500)的存储子系统可以用于存储程序或数据结构，该程序和数据结构由本文所描述的一些或所有eda产品使用，并且由用于开发库的单元的产品以及用于使用该库的物理和逻辑设计的产品使用。
[0074]
图10图示了计算机系统1000的示例机器，在其中可以执行用于使该机器执行本文所讨论的方法中的任何一个或多个方法的指令集。在备选实施方式中，该机器可以连接(例如，联网)到lan、内联网、外联网和/或因特网中的其他机器。该机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力操作，可以作为对等(或分布式)网络环境中的对等机器操作，也可以作为云计算基础架构或环境中的服务器或客户端计算机操作。
[0075]
机器可以是个人计算机(pc)、平板电脑、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或网桥，或能够执行指令集(顺序指令或其他指令)的任何机器，指令集指定要由该机器执行的动作。此外，虽然图示了单个机器，但是术语“机器”也应当被理解为包括机器的任何集合，这些机器单独地或共同地执行一组(或多组)指令以执行本文讨论的任何一个或多个方法。
[0076]
示例计算机系统1000包括处理设备1002、主存储器1004(例如，只读存储器(rom)、闪存、诸如同步dram(sdram)的动态随机存取存储器(dram))、静态存储器1006(例如，闪存、静态随机存取存储器(sram)等))以及数据存储设备1018，它们经由总线1030彼此通信。
[0077]
处理设备1002表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地，处理设备可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或者是实现其他指令集的处理器，或者是实现指令集的组合的处理器。处理设备1002还可以是一个或多个专用处理设备，诸如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理设备1002可以被配置成执行指令1026以执行本文描述的操作和步骤。
[0078]
计算机系统1000可以进一步包括网络接口设备1008，以通过网络1020进行通信。计算机系统1000还可以包括视频显示单元1010(例如，液晶显示器(lcd)或阴极射线管(crt))、字母数字输入设备1012(例如键盘)、光标控制设备1014(例如鼠标)、图形处理单元1022、信号生成设备1016(例如扬声器)、图形处理单元1022、视频处理单元1028和音频处理
单元1032。
[0079]
数据存储设备1018可以包括机器可读存储介质1024(也被称为非暂态计算机可读介质)，其上存储着体现本文所述的方法或功能中的任何一个或多个方法或功能的一个或多个指令集1026或软件。在由计算机系统1000执行指令1026期间，指令1026也可以全部或至少部分地驻存在主存储器1004内和/或驻存在处理设备1002内，主存储器1004和处理设备1002也构成机器可读存储介质。
[0080]
在一些实施方式中，指令1026包括用于实现与本公开相对应的功能的指令。尽管在示例实施方式中将机器可读存储介质1024示为单个介质，但是术语“机器可读存储介质”应当被认为包括单个介质或多个介质(例如，中心化或分布式数据库，和/或相关联的缓存和服务器)来存储一个或多个指令集。术语“机器可读存储介质”也应当被认为包括能够存储或编码指令集的任何介质，该指令集用于由机器执行并且使机器和处理设备1002执行本公开的方法中的任何一个或多个方法。因此，术语“机器可读存储介质”应当被认为包括但不限于固态存储器、光学介质和磁性介质。
[0081]
已经根据对计算机存储器内的数据位的操作的算法和符号表示，呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地向本领域的其他技术人员传达其工作实质的方式。算法可以是导致期望结果的操作的序列。这些操作是需要对物理量进行物理操纵的操作。这种量可以采取能够被存储、组合、比较以及以其他方式操纵的电或磁信号的形式。这种信号可以被称为位、值、元素、符号、字符、项、数字等。
[0082]
但是，应当记住，所有这些和类似术语均应当与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从本公开中另外明确指出，否则应当理解，贯穿本描述，某些术语指代计算机系统或类似电子计算设备的动作和过程，其将计算机系统的寄存器内的表示为物理(电子)量的数据操纵和转换为其他数据，该其他数据类似地被表示为计算机系统存储器或寄存器或其他这种信息存储设备内的物理量。
[0083]
本公开还涉及用于执行本文中的操作的装置。该装置可以被特别构造以用于预期目的，或者它可以包括由计算机中存储的计算机程序选择性地激活或重新配置的计算机。这种计算机程序可以被存储在计算机可读存储介质中，诸如但不限于任何类型的磁盘(包括软盘、光盘、cd-rom和磁光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光学卡，或适于存储电子指令的任何类型的介质，每个均耦合到计算机系统总线。
[0084]
本文提出的算法和显示不与任何特定的计算机或其他装置固有地相关。各种其他系统可以与根据本文的教导的程序一起使用，或者它可以被证明易于构造更专用的装置来执行该方法。另外，未参考任何特定编程语言来描述本公开。应当理解，可以使用各种编程语言来实现如本文所述的本公开的教导。
[0085]
本公开可以被提供为计算机程序产品或软件，其可以包括其上存储有指令的机器可读介质，该指令可以用于对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、闪存设备等。
[0086]
在前述公开中，已经参考本公开的具体示例实施方式描述了本公开的实施方式。
明显的是，在不脱离如所附权利要求中阐述的本公开的更广泛的精神和范围的情况下，可以对其进行各种修改。在本公开以单数形式指代一些元素的情况下，在附图中可以描绘一个以上的元素，并且相同的元素用相同的附图标记来标记。因此，本公开和附图应当被认为是说明性的而不是限制性的。

技术特征：

1.一种系统，包括：处理器；以及存储器，所述存储器包括指令，所述指令在由所述处理器执行时执行操作，所述操作包括：通过仿真晶体管中的不同的掺杂剂配置，生成第一多个晶体管泄漏电流；通过针对所述不同的掺杂剂配置中的每个掺杂剂配置仿真所述晶体管中的单个陷阱插入，生成第二多个晶体管泄漏电流；将所述第一多个晶体管泄漏电流拟合到第一泄漏电流分布；将所述第二多个晶体管泄漏电流拟合到第二泄漏电流分布；基于所述第一泄漏电流分布和所述第二泄漏电流分布，生成针对用于所述晶体管的指定陷阱密度的第三多个泄漏电流；将所述第三多个泄漏电流转换为用于包括所述晶体管的dram单元的模型参数；以及基于所述模型参数，评估包括所述晶体管的所述dram单元。2.根据权利要求1所述的系统，其中所述dram单元被建模为统计紧凑模型，并且所述第三多个泄漏电流从所述第一泄漏电流分布和所述第二泄漏电流分布的组合以及所述指定陷阱密度统计地获得。3.根据权利要求1所述的系统，其中陷阱根据所述指定陷阱密度随机地分布在所述晶体管中。4.根据权利要求1所述的系统，其中所述第一多个晶体管泄漏电流被使用主漂移-扩散等式而不是复合等式来生成，并且其中所述第二多个晶体管泄漏电流中的每个晶体管泄漏电流被使用所述复合等式来生成。5.根据权利要求1所述的系统，其中所述第一泄漏电流分布被使用单个统计模型来拟合到所述第一多个晶体管泄漏电流，并且其中所述第二泄漏电流分布被使用两个统计模型来拟合到所述第二多个晶体管泄漏电流，其中所述第二泄漏电流分布的主体区域被使用第一统计模型来拟合到所述第二多个晶体管泄漏电流，并且所述第二泄漏电流分布的尾部区域被使用第二统计模型来拟合到所述第二多个晶体管泄漏电流，其中所述主体区域表示高于阈值百分比的所述第二多个晶体管泄漏电流的总数目。6.根据权利要求1所述的系统，其中所述指定陷阱密度表示所述晶体管的源极区域或漏极区域中的缺陷的泊松分布。7.一种方法，包括：通过仿真晶体管中的不同的掺杂剂配置，生成第一多个晶体管泄漏电流；通过针对所述不同的掺杂剂配置中的每个掺杂剂配置仿真所述晶体管中的单个陷阱插入，生成第二多个晶体管泄漏电流；将所述第一多个晶体管泄漏电流拟合到第一泄漏电流分布；将所述第二多个晶体管泄漏电流拟合到第二泄漏电流分布；将所述第一泄漏电流分布和所述第二泄漏电流分布组合，以产生第三泄漏电流分布；基于所述第一泄漏电流分布和所述第二泄漏电流分布和用于所述晶体管的指定陷阱密度，生成针对所述指定陷阱密度的第三多个统计地生成的泄漏电流；将所述第三多个统计地生成的泄漏电流映射到模型参数值，以用于包括所述晶体管的
dram单元的电路仿真；以及基于所述模型参数，评估包括所述晶体管的所述dram单元。8.根据权利要求7所述的方法，其中所述dram单元被建模为统计紧凑模型，并且所述第三多个统计地生成的泄漏电流从所述第一泄漏电流分布和所述第二泄漏电流分布的所述组合和所述指定陷阱密度获得。9.根据权利要求7所述的方法，其中陷阱根据所述指定陷阱密度随机地分布在所述晶体管中。10.根据权利要求7所述的方法，其中所述第一多个晶体管泄漏电流被使用主漂移-扩散等式而不是复合等式来生成，并且其中所述第二多个晶体管泄漏电流中的每个晶体管泄漏电流被使用所述复合等式来生成。11.根据权利要求7所述的方法，其中将所述第一泄漏电流分布和所述第二泄漏电流分布组合，以产生针对所述指定陷阱密度的第三泄漏电流分布还包括：通过对如下项进行求和，获得统计地分布的第三多个统计地生成的泄漏电流：第一变量，所述第一变量具有根据所述第一泄漏电流分布统计地选择的第一值；以及n个附加变量，所述n个附加变量具有从所述第二泄漏电流分布随机采样的独立值，其中n是在所述晶体管中仿真的陷阱的数目。12.根据权利要求7所述的方法，其中所述第一泄漏电流分布被使用单个统计模型来拟合到所述第一多个晶体管泄漏电流，并且其中所述第二泄漏电流分布被使用两个统计模型来拟合到所述第二多个晶体管泄漏电流，其中所述第二泄漏电流分布的主体区域被使用第一统计模型来拟合到所述第二多个晶体管泄漏电流，并且所述第二泄漏电流分布的尾部区域被使用第二统计模型来拟合到所述第二多个晶体管泄漏电流，其中所述主体区域表示高于阈值百分比的所述第二多个晶体管泄漏电流的总数目。13.根据权利要求12所述的方法，其中所述第二统计模型实现互补累积分布。14.根据权利要求7所述的方法，其中所述指定陷阱密度表示所述晶体管的源极区域或漏极区域中的缺陷的泊松分布。15.一种非暂态计算机可读存储介质，包括指令，所述指令在由处理器执行时执行操作，所述操作包括：评估具有第一陷阱密度的dram单元的统计紧凑模型，以确定针对在所述dram单元中包括的传输晶体管模拟的刷新时间是否满足阈值；响应于确定所述刷新时间不满足所述阈值：为所述dram单元选择不同的第二陷阱密度；重新评估具有所述第二陷阱密度的dram单元的所述统计紧凑模型，以确定针对在所述dram单元中包括的所述传输晶体管模拟的所述刷新时间是否满足所述阈值；响应于所述刷新时间满足所述阈值，指示所述dram单元是可接受的；其中：所述统计紧凑模型经由所述dram单元的第一多个统计仿真和所述dram单元的第二多个统计仿真被生成，所述第一多个统计仿真产生表示基线泄漏电流的第一泄漏电流分布，并且所述第二多个统计仿真产生表示附加泄漏电流分布的第二泄漏电流分布，其中所述第一泄漏电流分布和所述第二泄漏电流分布被组合以创建表示所述dram单元中的诱导漏极
泄漏的第三泄漏电流分布；并且所述第三泄漏电流分布基于指定陷阱密度被外推，以描述所述dram单元在所述指定陷阱密度处的统计泄漏电流。16.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第一多个统计仿真被使用主漂移-扩散等式而不是复合等式来执行。17.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第二多个统计仿真中的每个统计仿真被使用复合等式来执行。18.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第二多个统计仿真基于所述第一多个统计仿真中的每个统计仿真被执行。19.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第一多个统计仿真产生第一传输晶体管泄漏电流，所述第一传输晶体管泄漏电流被使用单个统计模型来拟合到所述第一泄漏电流分布，并且其中所述第二多个统计仿真产生第二传输晶体管泄漏电流，所述第二传输晶体管泄漏电流被使用两个统计模型来拟合到所述第二泄漏电流分布，其中所述第二传输晶体管泄漏电流的主体区域被使用第一统计模型来拟合到所述第二泄漏电流分布，并且所述第二传输晶体管泄漏电流的尾部区域被使用第二统计模型来拟合到所述第二泄漏电流分布，其中所述主体区域表示高于阈值百分比的所述第二传输晶体管泄漏电流的总数目。20.根据权利要求15所述的非暂态计算机可读存储介质，其中所述第一多个统计仿真被使用主漂移-扩散等式而不是复合等式来执行，并且其中所述第二多个统计仿真中的每个统计仿真被使用复合等式来执行。

技术总结

经由如下方式提供动态随机存取存储器(DRAM)传输晶体管的设计：通过仿真晶体管中的不同的掺杂剂配置来生成第一多个晶体管泄漏电流；通过针对不同的掺杂剂配置中的每个掺杂剂配置仿真晶体管中的单个陷阱插入来生成第二多个晶体管泄漏电流；将第一多个晶体管泄漏电流和第二多个晶体管泄漏电流与第一泄漏电流分布和第二泄漏电流分布拟合；将第一泄漏电流分布和第二泄漏电流分布组合以产生第三泄漏电流分布；基于第一泄漏电流分布、第二泄漏电流分布和指定陷阱密度，生成针对晶体管的指定陷阱密度的第三多个统计地生成的泄漏电流；以及基于第三多个统计地生成的泄漏电流，对包括晶体管的DRAM单元进行建模和评估。括晶体管的DRAM单元进行建模和评估。括晶体管的DRAM单元进行建模和评估。