首页 > 专利信息

互补金属氧化物-半导体和MEMS传感器的异质集成的制作方法

互补金属氧化物
‑
半导体和mems传感器的异质集成
相关申请的交叉引用
1.本技术要求2019年4月1日提交的美国临时申请62,827,207的权益。本技术交叉引用2020年3月5日提交的美国专利申请序列号16/809,561，其是共同待决的于2019年7月21日提交的美国专利申请序列号16/517,653的部分继续申请，美国专利申请序列号16/517,653是美国专利申请序列号15/647,284的继续申请，美国专利申请序列号15/647,284题为可扩展的基于热电的红外探测器，现为美国专利号10,403,674，于2017年7月12日提交。本技术交叉引用美国专利申请序列号16/224,782，其于2018年12月18日提交，是美国专利申请序列号15/653,558的分案申请，美国专利申请序列号15/653,558题为具有高cmos集成度的基于热电的红外探测器，现为美国专利号10,199,424，于2017年7月19日提交。本技术进一步交叉引用同日提交的题为基于热电的红外探测器的单片后互补金属
‑
氧化物半导体集成的pct国际申请，于2020年4月1日提交，其要求享有2019年4月1日提交的美国临时申请62,827,205的权益。本技术进一步交叉引用同日提交的题为热成像传感器的晶圆级真空封装的pct国际申请，于2020年4月1日提交，其要求享有2019年4月2日提交的美国临时申请62,827,861的权益。以上所有申请的公开内容均通过引用整体并入本文以用于所有目的。

背景技术：

2.由于源自众多应用的需求增加，对非制冷红外(ir)探测器的需求持续增长。这些应用仅举几例，包括空调系统，手机，自动驾驶汽车，物联网(iot)，消防和交通安全。此外，预计在不久的将来，非制冷红外探测器将有更多应用。
3.已经提出了微机电系统(mems)ir探测器。另外，由于所得系统的紧凑性和成本性能，期望mems ir探测器嵌入互补金属氧化物半导体(cmos)集成电路。但是，由于可用于后cmos工艺的热预算有限，因此将ic嵌入mems ir探测器会带来巨大挑战。
4.本公开涉及集成有mems ir探测器的紧凑型高性能cmos器件。

技术实现要素：

5.本公开的实施例总体上涉及器件以及形成这种器件的方法。具体地，实施例涉及集成有mems组件或传感器的cmos器件。所述mems组件例如可以是ir传感器。
6.在一个实施例中，一种用于形成器件的方法包括：提供cmos衬底，所述cmos衬底制备有具有cmos组件的互补金属氧化物半导体(cmos)区，具有用于互连cmos元件的互连件的be电介质，以及具有mems模块下部的mems层下部。所述mems模块下部在其顶表面上包括cmos衬底键合层。所述方法还包括：提供mems衬底，所述mems衬底制备有具有所述mems模块上部的所述mems层上部，其包括上方具有mems保护层的mems结构，所述mems保护层用作mems衬底键合层。所述方法还包括通过将cmos衬底键合层和mems衬底键合层键合在一起将cmos衬底键合至mems衬底，以形成集成衬底堆叠，并从集成衬底堆叠中去除mems衬底，从而形成cmos集成堆叠。所述方法还包括对cmos集成堆叠进行后集成处理以完成所述器件，所述器件是集成有mems模块的cmos器件。
7.在一个实施例中，一种用于形成器件的方法包括：提供cmos衬底，所述cmos衬底制备有具有cmos组件的互补金属氧化物半导体(cmos)区，具有用于互连cmos元件的互连件的be电介质；以及be电介质上的cmos衬底键合层。所述方法还包括：提供mems衬底，所述mems衬底制备有至少一个具有mems模块的mems层上部，以及位于所述至少一个mems层上部顶表面上的mems衬底键合层。所述方法进一步包括通过将cmos衬底键合层和mems衬底键合层键合在一起而将cmos衬底键合至mems衬底，以形成集成衬底堆叠，并将mems衬底从集成衬底堆叠中去除，形成cmos集成堆叠。所述方法还包括对cmos集成堆叠进行后集成处理以完成所述器件，所述器件是与集成有mems模块的cmos器件。
8.通过参考以下描述和附图，此处公开的实施例的这些和其他优点和特征将变得显而易见。此外，应当理解，此处所述的各种实施例的特征不是互相排斥的，并且可以各种组合和排列存在。
附图说明
9.所述附图结合在说明书中并形成说明书的一部分，示出了本公开的优选实施例，并且与说明书一起用于解释本公开的各种实施例的原理，其中相似的附图标记表示相似的部分。
10.图1是半导体晶片的俯视图；
11.图2a
‑
2f示出了器件实施例的简化截面图；
12.图3更详细地示出了器件的一部分的截面图；
13.图4a
‑
4b示出了用于ir传感器的热电堆结构的示例性实施例的俯视图和截面图；
14.图4c示出了2
×
3传感器阵列的示例性布局；
15.图5a
‑
5d示出了用于形成cmos器件的工艺的实施例；
16.图6a
‑
6c示出了用于形成mems传感器的工艺的实施例；
17.图7a
‑
7f示出了cmos器件和mems传感器的集成工艺。
具体实施方式
18.实施例总体上涉及器件，例如，具有集成微机电系统(mems)模块的半导体器件或集成电路(ic)。所述ic，例如是互补金属氧化物半导体(cmos)器件。至于mems模块，其可包括一个或多个基于热电的红外(ir)探测器。所述cmos器件和所述mems模块分别形成并集成以形成集成有mems模块的cmos器件。所述器件可以结合到产品中，例如热成像仪。例如，所述器件可以包括具有多个mems传感器的mems模块，所述多个mems传感器可以设置为形成用于热成像仪的传感器阵列。所述传感器可用于其他类型的应用，例如单像素或线阵列温度或运动传感器。
19.所述器件的制造可以涉及在衬底上形成特征构成电路元件，例如晶体管，电阻器和电容器，作为前道工序(feol)处理的一部分。作为后道工序(beol)处理的一部分，形成互连件以互连元件，从而使器件能够执行所需的功能。
20.为了形成诸如cmos电路元件和互连件的特征，将层重复沉积在衬底上，并根据需要使用光刻技术对其进行图案化。例如，通过使用包含期望图案的掩模版通过用曝光源对光刻胶层进行曝光来对晶片进行图案化。曝光之后，光刻胶层被显影，从而将掩模版的图案
转移到光刻胶层上。这样形成光刻胶刻蚀掩膜。使用刻蚀掩膜执行刻蚀以复制下方晶片上的图案，可以包括一层或多层，具体取决于工艺阶段。在器件的形成中，多种掩模版可用于不同的图案化工艺。此外，可以在晶片上平行形成多个器件。
21.在一个实施例中，使用cmos工艺在供体衬底上并行地分别处理mems模块。在一个实施例中，具有mems结构的mems模块上部与具有cmos器件和mems模块下部的cmos晶片分开处理。所述cmos晶片和所述mems供体晶片的其他设置也可以。将cmos晶片和mems晶片键合在一起以集成，从而形成集成晶片堆叠。将所述mems供体晶片从集成晶片堆叠中去除。执行后键合集成工艺以完成所述mems模块。完成mems模块之后，将盖晶片键合到具有集成有mems模块的cmos器件的cmos晶片上，从而封装mems模块。处理所述晶片堆叠以分离封装的器件。
22.图1示出了半导体晶片101的实施例的简化平面图。所述半导体晶片例如可以是硅晶片。晶片可以是轻掺杂的p型晶片。其他类型的晶片，例如绝缘体上硅(soi)或硅锗晶片，以及掺杂有其他类型的掺杂剂或掺杂剂浓度的晶片，也可以。
23.晶片包括上方形成器件115的有源表面111。可以在晶片上平行形成多个器件。所述器件例如沿着第一(x)方向排成行，并且沿着第二(y)方向排成列。所述晶片可以称为cmos晶片。
24.可提供与所述cmos晶片分开处理的具有mems模块的mems晶片。在一个实施例中，mems晶片处理为具有所述mems模块上部，cmos晶片包括所述mems模块下部。cmos和mems晶片的其他设置也可以。将所述晶片键合在一起以形成集成晶片堆叠。将mems供体晶片从集成晶片堆叠中去除。执行后键合集成工艺以完成具有集成的mems模块的器件。
25.将具有处理后的盖的盖晶片键合至具有所述完成的mems模块的cmos晶片，形成封装的晶片堆叠。所述封装的晶片堆叠被分割以将所述器件分离成单个封装器件或芯片。在一个实施例中，所述晶片堆叠被部分分割以暴露半导体晶片器件上的键合焊盘，然后进行完整切割以分离封装的器件。
26.图2a
‑
2f示出了器件200的实施例的简化截面图。所述器件例如是cmos器件。在一个实施例中，所述器件是集成有基于热电的mems红外传感器阵列的cmos器件。所述器件例如可以是红外成像仪，其中传感器阵列的每个传感器对应于红外成像仪的一个像素。与mems模块集成的其他类型的cmos器件也可以。
27.所述器件包括衬底201。所述器件例如可以是晶片的一部分，如图1所示。共同元件可能不进行描述或不详细描述。所述衬底例如可以是半导体衬底，例如硅衬底。所述衬底例如可以是轻掺杂的p型硅衬底。其他类型的衬底或晶片也可以。
28.在一个实施例中，所述衬底包括具有cmos组件的cmos区210。所述cmos区，例如包括具有cmos器件或组件的cmos器件区。所述cmos组件可包括金属氧化物半导体(mos)晶体管，例如n型mos晶体管和p型mos晶体管。也可以在cmos器件区中提供其他类型的cmos组件，例如二极管，电容器和电阻器。p型mos晶体管和n型mos晶体管是互补型晶体管。晶体管包括作为晶体管主体的器件阱。另外，晶体管包括一位于衬底上的栅极，并且所述栅极设置在位于所述器件阱中的第一和第二源极/漏极(s/d)区之间的器件阱上方。
29.晶体管的所述栅极可以包括一位于栅极电介质上方的栅电极。所述栅电极可以是多晶硅，所述栅极电介质可以是热氧化硅。其他类型的材料或栅极的设置也可以。对于p型
mos晶体管，所述器件阱是n型阱，所述s/d区是重掺杂的p型区。另一方面，n型晶体管具有p型器件阱和重掺杂的n型s/d区。s/d区可以包括轻掺杂的延伸区。轻掺杂的延伸区被轻度掺杂与重掺杂的s/d区相同极性类型的掺杂剂。栅极的侧壁可以包括电介质间隔物。间隔物有助于对准s/d区和轻掺杂的延伸区。器件阱可以包括器件阱接触件，所述器件阱接触件重度掺杂与器件阱相同极性类型的掺杂剂。
30.所述cmos器件区可以包括用于具有不同操作特性或电压的不同类型晶体管的不同类型区域。例如，可以在低压(lv)区中提供低压晶体管，在中压(mv)区中提供中级或中压晶体管，在高压(hv)区中提供高压晶体管。也可以包括其他类型的器件区。例如，可以包括其中布置有存储器阵列的存储器区。
31.如所讨论的，所述完成的器件可以与传感器阵列集成，所述传感器阵列具有设置成具有m行和n列传感器的矩阵的传感器。在这种情况下，cmos组件可以包括选择开关，行和列解码器以及读出电路。也可以包括其他cmos组件。cmos组件配置为读取阵列的每个像素。一旦读出传感器的全部阵列，就可以重建图像。所述图像例如是与阵列的传感器相对应的一帧。
32.通常提供隔离区以隔离所述cmos组件。例如，提供隔离区给cmos器件区。另外，可以提供隔离区以隔离器件阱接触件与s/d接触件。隔离区的其他设置也可以。隔离区可以是场氧化物(fox)隔离区。其他类型的隔离区，例如浅沟槽隔离(sti)区，也可以。
33.层间电介质(ild)层220可以设置在衬底上。ild层用覆盖具有cmos组件的cmos器件区。ild层例如是氧化硅层。其他类型的电介质层或电介质层的组合也是可以。
34.金属接触插塞，例如钨插塞，提供在ild层中，并且耦合到衬底和cmos组件上的接触区。例如，接触插塞耦合到cmos组件的s/d区和栅极，以及耦合到用于偏置阱和衬底的阱抽头。为其他类型的接触区提供接触插塞也可以。接触插塞例如可以通过镶嵌工艺形成。用于形成接触插塞的其他技术也可以。
35.在ild层220上方的衬底上提供后道工序(beol)电介质230。例如，beol电介质覆盖cmos区。beol电介质可以包括由beol电介质层形成的多个金属间电介质(imd)层。例如，beol电介质可以包括y个imd层，其中y为2
–
8。取决于设计和cmos工艺，也可以使用其他数量的imd层(包括1)。ild层和beol电介质可以被称为be电介质。
36.imd层可以包括通孔电介质层和金属电介质层。取决于设计和工艺方法，可以由一个或多个电介质层形成imd层的通孔电介质层和金属电介质层。通孔电介质层可以设置在金属电介质层上方。提供位于通孔电介质层上方的金属电介质层也可以。例如，金属层(mx)可以设置在第一通孔层(vx)下方。例如，在3个imd层的情况下，x可以为1到3。金属电介质层包括金属线，而通孔电介质层包括通孔接触件。第一金属层电介质m1设置在ild层上方。beol电介质层的其他设置也可以。
37.金属线和通孔接触件可以使用镶嵌技术形成，例如单或双镶嵌工艺。在单镶嵌工艺的情况下，接触件和金属线在单独的工艺中形成。在双镶嵌工艺的情况下，金属线和接触件在同一工艺中形成。例如，在相同工艺中形成mx的金属线和vx
‑
1的通孔接触件。在一些实施例中，可以通过镶嵌和反应离子刻蚀(rie)工艺的组合来形成imd层。例如，金属线可以通过rie工艺形成，而接触件通过单镶嵌工艺形成。在rie工艺的情况下，形成金属层并使用刻蚀掩膜通过rie对其进行图案化以形成金属线。应该理解，可以使用不同的技术，或技术或
工艺的组合来形成beol电介质的不同imd层。例如，第一imd层可以使用镶嵌工艺形成接触件并使用rie工艺形成金属线，中间imd层可以使用双镶嵌工艺形成。可替代地，可以通过镶嵌和rie工艺的组合来形成imd层。形成imd层的其他设置也可以。
38.至于beol电介质的顶部金属层，它可以用作具有焊盘金属线的焊盘层。焊盘线可以通过镶嵌或rie工艺形成。可以在焊盘线上方形成钝化层。钝化层例如可以包括一个或多个电介质层。在一个实施例中，钝化层包括氧化硅层上方的氮化硅层，从而形成sio2/sin钝化堆叠。其他类型的钝化层或堆叠也可以。可以在钝化层中设置焊盘开口235以暴露焊盘线的接触焊盘。用于形成焊盘层的其他方法也可以。钝化层可以被认为是所述beol电介质的顶层。
39.ild和imd层可以被平坦化以在cmos区上方形成平坦的顶表面。例如，在衬底上执行cmp。其他平坦化技术，例如用于填充间隙或平坦化衬底表面的旋涂玻璃(sog)，也可以。所述结构上方ild和imd层的总厚度可在100
–
400nm之间。为imd层提供任何其他厚度也可以。
40.在beol电介质上方是mems层240。在一个实施例中，mems层是异质集成的mems层。在一个实施例中，mems层包括形成在beol电介质上的一部分以及形成在mems供体衬底上的另一部分。mems层的异质集成可实现mems和cmos工艺的工艺优化，以实现最佳的器件性能。另外，其他优点包括，例如减少器件占位面积，更大的填充因子和更短的互连长度，这导致传感器读出的寄生更快，更小。
41.在一个实施例中，mems层240设置在器件的beol电介质上。mems层例如可以包括键合在一起的上部和下部。在其他实施例中，可以将mems层键合到beol电介质。如图所示，mems层具有比beol电介质小的占位面积。例如，由于mems层的占位面积较小，因此beol电介质的一部分被暴露。mems层限定了器件的mems区245。换句话说，mems区或mems层被下方的cmos区包围。mems区设置有mems组件。在一个实施例中，mems组件是具有传感器的传感器阵列。传感器可以设置在mems区的mems器件区内。例如，每个传感器可以位于其各自的mems器件区。在一个实施例中，阵列的传感器是基于热电的ir mems传感器。提供具有其他类型mems传感器的mems区也可以。传感器可以配置为具有m行和n列传感器的矩阵，形成m
×
n阵列。典型的阵列尺寸可以包括例如32
×
32阵列或80
×
64阵列。其他阵列大小也可以。阵列的尺寸可以取决于例如期望的图像分辨率。在某些情况下，阵列可以是一行传感器，例如m x 1或1x n阵列。提供具有单个mems传感器的mems区也可以。传感器可以对应于图像像素阵列的像素。另外，传感器阵列还可包括与一个或多个盲像素相对应的一个或多个盲传感器。例如，盲像素用于校准目的。
42.在一个实施例中，mems层包括基底电介质层。基底电介质层形成mems层的底部。例如，基底电介质层接触beol电介质的钝化层。基底电介质层可以是氧化硅层。其他类型的电介质层也可以。ir反射器设置在用于mems传感器的基底电介质层上。ir反射器可以是金属ir反射器。例如，金属ir反射器可以由钛(ti)，钨(w)或铝形成。与后cmos兼容的其他类型的ir反射器也可以。
43.在一个实施例中，mems层包括设置在基底层和ir反射器上方的牺牲层。牺牲层用于促进下部传感器腔的结构。在一个实施例中，牺牲层是非晶硅(αsi)层。其他类型的牺牲层也可以。
44.mems电介质层设置在牺牲层上。mems电介质层例如可以是氧化硅层。其他类型的电介质层也可以。在某些情况下，电介质层可以是电介质层堆叠。mems电介质层用作膜，在其上设置传感器阵列的传感器的mems结构。在一个实施例中，mems结构是用作热电ir传感器或探测器的热电堆线结构。热电堆线结构可以类似于例如在ussn 16/517,653，ussn 10,403,674，ussn16/224,782和ussn 10,199,424中描述的那些，出于所有目的，它们都已通过引用并入本文。其他类型的mems结构或传感器，包括非ir传感器，也可设置在mems区。
45.在一个实施例中，热电堆线结构包括第一和第二极性掺杂的热电线段。在一个实施例中，热电线结构包括掺杂的多晶硅。其他类型的热电材料也可用于热电堆线结构。金属接触件可以用于耦合热电堆线结构的第一和第二极性掺杂线段。金属接触件可以设置在第一极性掺杂段和第二极性掺杂段的交界处。金属接触件例如是ti或al合金接触件。其他类型的金属接触件也可以。第一传感器端子耦合到第一极性掺杂的热电线段，第二传感器端子耦合到第二极性掺杂的热电线段材料。所述端子可以是掺杂的热电材料的一部分。
46.可以在所述线结构上方提供吸收器层。吸收器层例如设置为吸收入射的ir辐射。吸收器层可以是氮化钛(tin)层。其他类型的吸收器层也可以。例如，吸收器层可以是镍铬(nicr)层或掺杂的硅层。在一个实施例中，吸收器设置成吸收大部分入射的ir辐射。例如，吸收器可以设置为吸收大于85％的波长为8
–
14μm的入射ir辐射。提供任何其他设置也可以。在其他实施例中，吸收器配置为吸收波长为2
–
5μm的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器设置成吸收超过50％的波长为2
‑
5μm的入射辐射。
47.在一个实施例中，传感器保护层设置在吸收器层上方。传感器保护层用于保护传感器免受后续刻蚀工艺的影响。例如，保护层用于保护线结构和吸收器层免受刻蚀剂(例如xef2)的腐蚀，所述刻蚀剂在释放工艺中用于形成下部传感器腔。在一个实施例中，保护层为氧化硅层。对ir辐射透明并且对在释放工艺中形成下部传感器腔使用的刻蚀剂具有选择性的其他类型的层也可以。
48.释放开口设置在mems电介质层和上方的其他层，如吸收器层和保护层，以在释放工艺中能够去除牺牲层而形成下部传感器腔。在一个实施例中，下部传感器腔具有一高度(在底部和顶部之间)，所选高度的选择用于通过反射器最佳地反射ir辐射的期望波长。所述高度例如可以由牺牲层的厚度来定义。在一个实施例中，下部传感器腔的高度足以确保吸收器与反射器之间的1/4波长光学距离。例如，用于检测波长为8
‑
12μm的ir辐射的光学距离大约为2
–
3μm。取决于要检测的波长，其他距离也可用。例如，通过减小或增加光学距离，可以分别检测具有较小或较大波长的ir辐射。所述光学距离定义在ir辐射波拥有穿过多个层的光路的距离处。
49.可以在mems层提供mems到cmos(mc)接触件。mc接触件提供所述阵列的mems传感器到cmos区中cmos组件的电连接。mc接触件可以是穿层通孔(tlv)接触件。mc接触件例如耦合到传感器的端子和顶部金属或焊盘层，其连接到cmos区中的cmos组件。在一个实施例中，为阵列的每个传感器提供mc接触件。例如，为每个传感器的第一和第二端子提供第一和第二mc接触件。
50.在一个实施例中，下部传感器腔是传感器阵列的公共下部传感器腔，例如，单个下部传感器腔用作传感器阵列的传感器的公共下部传感器腔。底部传感器腔由具有反射器的
基底电介质层限定，而传感器腔的顶部由图案化的mems电介质层限定。腔体没有侧壁。例如，在去除牺牲层之后，具有传感器结构的mems电介质层由mc接触件支撑。
51.封盖250设置在衬底上，封装mems区。例如，将封盖键合到beol电介质的顶部金属层，以在mems区上方形成真空。在一个实施例中，封盖由对红外辐射透明的材料形成。例如，封盖能够将红外辐射透射到传感器。封盖可以是硅(si)封盖。其他类型的材料，例如锗(ge)，硅锗(sige)或硫化锌(zns)，也可以用于形成封盖。提供由透射红外辐射的其他类型的材料形成的封盖也可以。
52.在一个实施例中，封盖包括抗反射区260。抗反射区促进红外辐射穿过封盖的透射。在一个实施例中，抗反射区包括在封盖的内(底)表面上的底部光栅和在封盖的外(顶)表面上的顶部光栅。光栅可以具有蛾眼光栅图案或结构，以促进红外辐射的透射。光栅可以具有促进红外辐射透射的其他类型的图案。可以通过刻蚀封盖的表面来形成光栅。在一个实施例中，光栅设置为减少入射的ir光的折射和反射。在一些实施例中，其中一个表面可以设置有表面光栅。例如，顶表面或底表面可以设置有表面光栅。也可以采用光栅的其他构造。
53.在另一个实施例中，抗反射区包括设置在封盖的正面和背面上的抗反射涂层。在其中一个表面上提供抗反射涂层也可以。例如，抗反射涂层可以设置在顶表面或底表面上。具有不同反射率的材料可以可替代地沉积在抗反射区的表面上。例如，用于抗反射涂层的材料可以是硫化锌(zns)或锗(ge)。提供用于抗反射涂层的任何其他材料和沉积技术也可以。抗反射涂层可以沉积在封盖的表面上并且被图案化以保留在抗反射区。在其中一个封盖表面包括表面图案的情况下，另一个封盖表面可以包括抗反射涂层。
54.在一个实施例中，吸气剂270设置在封盖的内表面上。吸气剂吸收封装器件内的水分和脱气。吸气剂例如可以是锆合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。也可以使用其他类型的吸气剂材料，例如包括铈(ce)或镧(la)的稀土元素。吸气剂有助于维持真空，提高可靠性。在一个实施例中，吸气剂设置在mems层240的mems区245和封盖的抗反射区260的外部。
55.采用密封环280以有助于将封盖键合到衬底。密封环例如包括盖密封环280a和衬底密封环280b。衬底密封环设置在例如围绕mems层的beol电介质上。所述盖和衬底密封环配合，将封盖键合到衬底。在一个实施例中，密封环可以是金属或金属合金。密封环可以是金基密封环，例如金，金锡或其组合。为密封环提供其他材料和结构也可以。例如，铝，铜，银钛，锗，锡，氮化钛，氧化硅，氮化硅或其组合，包括金和金锡。在一个实施例中，密封环通过热压配合。通过形成热压键合或低共熔键合将封盖键合到衬底上的其他技术也可以。
56.当封盖键合到衬底时，形成盖腔252，将mems区245封装在盖键合区251内部。在一个实施例中，封盖将mems区气密密封。腔的容积例如可以由密封环的高度限定。此外，抗反射区和传感器之间的期望距离可以由密封环的高度确定。如所讨论的，在一个实施例中，下部传感器腔不具有腔侧壁。例如，下部传感器腔与盖腔连通。
57.参照图2a，封盖包括平坦的或基本平坦的内表面和外表面。应当理解，抗反射区可以包括表面图案和/或抗反射涂层，使其基本上是平坦的。但是，平坦包括平坦和基本平坦。这样，抗反射区之间的容积和距离由密封环的高度确定。
58.在另一个实施例中，如图2b所示，封盖包括其内表面上的盖凹部256。盖凹部例如
设置在抗反射区外部的封盖的底表面。盖凹部可具有正方形或矩形的覆盖区或形状。盖凹部的其他形状也可以。取决于盖晶片的厚度，盖凹部的深度可以在10，20，30，100至500μm的范围内。具有比500um深的盖凹部也可用。在一个实施例中，盖凹部改善腔内的整体真空度。例如，盖凹部增加封盖和mems层之间的盖腔的总容积。在将盖晶片键合到器件衬底之后，较大的体积改善整体真空度。这样，可以从器件捕获更好的成像质量。
59.在一个实施例中，吸气剂270设置在盖凹部的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂例如可以是锆合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。也可以使用其他类型的吸气剂材料，例如包括铈(ce)或镧(la)的稀土元素。吸气剂有助于维持真空，提高可靠性。
60.在又一个实施例中，如图2c所示，提供封盖，除了所述盖凹部256设置在mems区245上方。在盖凹部提供抗反射区260使得抗反射区和传感器之间的距离能够通过盖凹部的深度控制，该深度与密封环的高度无关。吸气剂270可以设置在盖凹部之外的封盖的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。
61.在另一个实施例中，如图2d所示，提供封盖250。封盖处理成包括盖凹部256。盖凹部例如设置在具有盖密封环280a的封盖的盖键合区251内。例如，盖键合区形成围绕盖凹部的封盖内表面的外围。对于给定的密封环高度，盖凹部增加了整个盖腔的容积。此外，可以通过增加盖凹部的深度而不增加密封环高度来增加深度。吸气剂270可以设置在mems区245上方的抗反射区260外的盖凹部的内表面上。吸气剂吸收封装器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。
62.如图2e所示，提供具有浅和深盖凹部256和257的封盖250。类似于图2d的盖凹部，浅盖凹部被具有盖密封环280a的封盖的盖键合区251围绕。另外，深盖凹部设置在封盖的抗反射区260的外部。深凹部增加了盖腔252的容积。吸气剂270可以设置在抗反射区260外的深凹部的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。
63.在另一个实施例中，如图2f所示，提供封盖250。所述封盖类似于图2e的封盖，除了类似于图2c，深盖凹部257设置在抗反射区260内。吸气剂270可以设置在mems上方245的抗反射区260外的浅盖凹部256的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。
64.图3示出了器件300的实施例的一部分的简化截面图。如图所示，所述器件包括一部分具有cmos区的器件和mems区的mems器件区。所述器件可以类似于图2a
‑
2f的器件，但没有封盖。共同元件可以不描述或不详细描述。
65.所述器件包括衬底301。所述衬底例如可以是半导体衬底，例如硅衬底。衬底例如可以是轻掺杂的p型硅衬底。其他类型的衬底或晶片也可用。
66.在一个实施例中，衬底包括在cmos器件区中具有cmos组件的cmos区。cmos组件可以包括金属氧化物半导体(mos)晶体管，例如n型mos晶体管和p型mos晶体管。如图所示，该部分器件包括第一和第二晶体管，每个晶体管在s/d区314和316之间具有栅极312。mos晶体管可以是n型，p型，或n型和p型mos晶体管的组合。cmos区还可以包括其他类型的cmos组件，例如二极管，电容器和电阻器。可以提供隔离区以隔离cmos组件。例如，提供隔离区以隔离具有第一和第二晶体管的第一和第二cmos器件区。
67.层间电介质(ild)层320可以设置在衬底上。ild层覆盖衬底和具有cmos组件的cmos区。ild层例如是氧化硅层。其他类型的电介质层或电介质层的组合也可以。金属接触插塞328，例如钨插塞，提供在ild层中，并且耦合到衬底和cmos组件上的接触区。例如，接触插塞耦合到cmos组件的s/d区和栅极，以及耦合到用于偏置阱和衬底的阱抽头。为其他类型的接触区提供接触插塞也可以。接触插塞例如可以通过镶嵌工艺形成。用于形成接触插塞的其他技术也可用。
68.在ild层320上方的衬底上提供后道工序(beol)电介质330。beol电介质可以包括由beol电介质层形成的多个金属间电介质(imd)层。例如，beol电介质可以包括y个imd层，其中y为2
–
8。取决于设计和cmos工艺，也可以使用其他数量的imd层(包括1)。ild层和beol电介质可以统称为be电介质。
69.imd层可以包括通孔电介质层336和金属电介质层332。imd层的通孔电介质层和金属电介质层可以由一个或多个电介质层形成，取决于设计和工艺方法。通孔电介质层可以设置在金属电介质层上方。例如，金属层(mx)可以设置在第一通孔层(vx)下方。例如，如图所示，beol包含3个imd层(x＝1到3)。金属电介质层包括金属线334，通孔电介质层包括通孔接触件338。第一金属层电介质m1设置在ild层上方。beol电介质层的其他设置也可用。
70.金属线和通孔接触件可以使用镶嵌技术形成，例如单或双镶嵌工艺。在单镶嵌工艺的情况下，接触件和金属线在单独的工艺中形成。在双镶嵌工艺的情况下，金属线和接触件在同一工艺中形成。例如，在相同工艺中形成mx的金属线和vx
‑
1的通孔接触件。在一些实施例中，可以通过镶嵌和反应离子刻蚀(rie)工艺的组合来形成imd层。例如，金属线可以通过rie工艺形成，而接触件通过单镶嵌工艺形成。在rie工艺的情况下，形成金属层并使用刻蚀掩膜通过rie对其进行图案化以形成金属线。应该理解，可以使用不同的技术，或技术或工艺的组合来形成beol电介质的不同imd层。例如，第一imd层可以使用镶嵌工艺形成接触件，使用rie工艺形成金属线，中间imd层可以使用双镶嵌工艺形成。可替代地，可以通过镶嵌和rie工艺的组合来形成imd层。形成imd层的其他设置也可用。
71.至于beol电介质的顶部金属层(例如，m3)，它可以用作具有焊盘金属线的焊盘层。焊盘线可以通过镶嵌或rie工艺形成。可以在焊盘线上方形成钝化层337。钝化层例如可以包括一个或多个电介质层。在一个实施例中，钝化层包括氧化硅层上方的氮化硅层，形成sio2/sin钝化堆叠。其他类型的钝化层或堆叠也可用。可以在钝化层中提供焊盘开口以暴露焊盘线的接触焊盘。用于形成焊盘层的其他方法也可用。
72.ild和imd层可以被平坦化以在cmos区上方形成平坦的顶表面。例如，在衬底上执行cmp。其他平坦化技术，例如用于填充间隙或平坦化衬底表面的旋涂玻璃(sog)，也可用。
73.mems层340设置在beol电介质上方。在一个实施例中，mems层是异质集成的mems层。例如，mems层的一部分形成在beol电介质上，一部分形成在mems供体晶片上。在一个实施例中，mems层包括基底层339。基底层是电介质基底层，例如氧化硅。基底层例如用作保护层。例如，基底层保护钝化层不受在释放工艺中使用的刻蚀剂的影响。如所讨论的，截面图是mems阵列的传感器(例如，ir传感器)的mems器件区。
74.如图所示，mems器件区包括下部传感器腔342。例如，基底层用作下部传感器腔的底部。在一个实施例中，下部传感器腔是传感器阵列的公共下部传感器腔。例如，传感器阵列的传感器共用相同的下部传感器腔。
75.ir反射器350设置在下部传感器腔的底部。ir反射器例如可以是金属ir反射器。例如，金属ir反射器可以由钛(ti)，钨(w)或铝(al)形成。后cmos兼容的其他类型的ir反射器也可用。
76.mems电介质层358形成下部传感器腔的顶部。mems电介质层例如可以是氧化硅层。其他类型的电介质层也可用。在某些情况下，电介质层可以是电介质层堆叠。mems电介质层用作其上布置传感器的mems结构362的膜。在一个实施例中，mems结构362是用作热电ir传感器或探测器的热电堆线结构。包括非ir传感器的其他类型的mems结构或传感器也可以设置在传感器区。
77.在一个实施例中，热电堆线结构包括第一和第二极性掺杂的热电线段366和368。在一个实施例中，热电线结构包括掺杂的多晶硅。其他类型的热电材料也可以用于热电堆线结构。
78.金属接触件370可以用于耦合热电堆线结构的第一和第二极性掺杂线段。金属接触件可以设置在线结构的相邻端的交界或段的交界处。其他类型的金属接触件也可用。第一传感器端子365耦合到第一极性掺杂的热电线段，第二传感器端子367耦合到第二极性掺杂的热电线段材料。所述端子可以是掺杂的热电材料的一部分。
79.可以在线结构上方提供吸收器层372。吸收器层例如配置为吸收入射的ir辐射。吸收器层可以是氮化钛(tin)层。其他类型的吸收器层也可用。例如，吸收器层可以是镍铬(nicr)层或掺杂的硅层。在一个实施例中，吸收器配置成吸收大部分入射的ir辐射。例如，吸收器可以设置为吸收大于85％的波长为8
–
14μm的入射ir辐射。提供任何其他设置也可用。在其他实施例中，吸收器配置为吸收波长为2
–
5μm的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器设置成吸收超过50％的波长为2
‑
5μm的入射辐射。
80.在一个实施例中，传感器保护层380设置在吸收器层上方。传感器保护层用于保护传感器免受后续刻蚀工艺的影响。例如，保护层用于保护线结构和吸收器层免受诸如xef2之类的刻蚀剂的腐蚀，该刻蚀剂在释放工艺中用于形成下部器件腔。在一个实施例中，保护层为氧化硅层。对ir辐射透明并且对在释放工艺中形成下部器件腔使用的刻蚀剂具有选择性的其他类型的层也可用。在一个实施例中，传感器保护层可包括多个电介质层。例如，第一电介质层设置在线结构上方并被图案化以形成用于接触件的开口。形成金属接触件和吸收器层，然后提供顶部保护层，覆盖线结构和吸收器层。
81.释放开口382设置在mems电介质层358和上方的其他层(例如保护层)中，以能够在释放工艺中去除下部传感器腔牺牲材料以形成下部传感器腔。
82.mems至cmos(mc)接触件348可以设置在mems层。mc接触件提供mems传感器到cmos区中cmos组件的电连接。mc接触件例如耦合至传感器的端子和顶部金属或焊盘层，其连接到cmos区中的cmos组件。在一个实施例中，为阵列的每个传感器提供mc接触件。例如，为每个传感器的第一和第二端子提供第一和第二mc接触件。在释放工艺之后，mc接触件为具有传感器的mems电介质层提供机械支撑。
83.封盖封装mems层的mems区。封盖形成上部传感器腔。在一个实施例中，封盖形成用于mems区的传感器的公共上部传感器腔。提供焊盘开口以暴露mems层外围的cmos区中的焊盘。
84.图4a示出了mems传感器或结构450的实施例的简化俯视图，图4b示出了沿a
‑
a’，b
‑
b’和c
‑
c’的mems结构的各种截面图。顶视图不包括保护层。mems结构是线结构。线结构是用作热电ir传感器或探测器的热电堆。线结构设置在限定下部器件腔顶部的膜或电介质层上。在一个实施例中，线结构包括具有弯曲形状并占据膜表面的单个线单元(n＝1)。线结构例如可以是多晶硅线结构。其他类型的热电材料也可以用于形成线结构。
85.线单元包括第一和第二线段420和440。第一端451是第一线段的一部分，而第二端452是第二线段的一部分。在一个实施例中，第一端和第二端可以用作热电堆的冷结。第一线结构端子454设置在第一端，第二线结构端子456设置在第二端。所述端子例如是线结构的线单元的一部分。所述端子用作mems结构或传感器的端子。
86.在一个实施例中，第一线段掺杂有第一极性类型的掺杂剂，第二线段掺杂有第二极性类型的掺杂剂。例如，第一线段重掺杂有第一极性类型的掺杂剂，第二线段重掺杂有第二极性类型的掺杂剂。第一极性类型可以是p型，第二极性类型可以是n型。提供n型的第一极性类型和p型的第二极性类型也是可用的。可以使用分开的注入来掺杂线段。
87.可以使用掩膜和刻蚀技术来图案化线结构。例如，将光刻胶设置在线结构层上。光刻胶可以由曝光源通过包含期望的线结构图案的掩模版曝光。显影后，将掩模版的图案转移到光刻胶上以形成刻蚀掩膜。采用刻蚀以使用刻蚀掩膜图案化线结构层以形成线结构。刻蚀掩膜例如可以是光刻胶掩膜。刻蚀例如是各向异性刻蚀，例如反应离子刻蚀(rie)。其他刻蚀工艺也可用。在一个实施例中，刻蚀形成具有第一和第二线段的线结构。可替代地，线结构可以是具有例如第一和第二段的非连续线结构。所述第一段和第二段可以通过金属接触件电连接。
88.如图所示，线段是彼此的镜像。这产生大约相同长度的线段。通过为线段提供曲折设计，可以有效地使用传感器区，同时产生具有所需电阻的线结构。例如，线结构的电阻约为5
–
50kω。其他电阻也可用。
89.为了掺杂第一和第二线段，可以使用分开的注入物。例如，使用第一注入掩膜的第一注入物用于掺杂第一线段，并且使用第二注入掩膜的第二注入物用于掺杂第二线段。可以采用退火来激活掺杂剂。
90.线电介质层458覆盖线结构，填充间隙。线电介质层为热电堆膜提供机械支撑。线电介质层可以是例如旋转玻璃(sog)。其他类型的线电介质层也可用。电介质层的顶表面可能比线结构的顶部高100
‑
400nm。在线结构的顶部上方提供具有其他厚度的电介质层也可用。
91.提供接触件466以电耦合第一和第二段。接触件例如是金属接触件，例如钛(ti)或铝(al)。其他类型的接触件也可用。为了形成接触件，在电介质层中形成接触开口，以暴露第一和第二段的接合处附近的线结构。在衬底上形成金属层并对其进行图案化，使接触件耦合第一和第二段。金属层例如可以是通过溅射或电镀形成的钛(ti)或铝(al)。其他类型的金属层或形成技术也可用。
92.吸收器层457形成在衬底上，覆盖电介质层。可以使用刻蚀和掩膜工艺来图案化吸收器层。图案化的吸收器层用作线结构上方的吸收器。在一个实施例中，吸收层被图案化，覆盖线结构的中心部分和接触件，而使中心部分外部的支腿部分暴露。吸收器层例如吸收ir辐射。吸收器层可以是tin或nicr层。吸收器层例如可以通过溅射形成。其他类型的吸收器层也可用。在一个实施例中，吸收器配置成吸收大部分ir辐射。例如，吸收器可以配置为
吸收大于85％的8
‑
14μm波长的ir辐射。吸收其他波长也是可用的。如图所示，吸收器层设置在接触件上方。吸收器用作热电堆的热结。第一线结构的第一端451和第二线结构的第二端452用作热电堆的冷结。未被吸收器覆盖的线结构的支腿部分提供热结和冷结之间的热隔离。
93.可以提供保护层459。保护层例如覆盖mems结构。保护层保护mems结构免受后续工艺的影响。所述保护层例如是通过cvd形成的氧化硅层。其他类型的保护层也可用。
94.图4c示出了传感器阵列404。传感器阵列包括多个传感器单元410。传感器单元包括耦合至mems结构的开关，所述mems结构例如是图4a
‑
4b中所描述的一个或多个线结构。共同元件可以不描述或不详细描述。
95.传感器单元配置为形成具有m行和n列的阵列。传感器单元对应于传感器阵列的像素。传感器单元通过行线(rlm)在行方向上耦合，并且通过列线(cln)在列方向上耦合。传感器单元可以对应于像素。此外，公共线(coms)也用于耦合每列中的传感器单元。例如，传感器的每一列耦合到各自的com(例如，com1，com2或com3)。如图所示，该阵列包括一个2
×
3的阵列(m＝2和n＝3)。例如，传感器单元以2行(rl1和rl2)和3列(cl1，cl2和cl3)设置。其他大小的阵列也可用。例如，传感器阵列可以是32
×
32或80
×
62阵列。
96.传感器阵列的像素可以包括成矩阵设置在衬底上的多个传感器。例如，每个像素可以包括传感器区和cmos开关或连接区。传感器区设置在例如衬底的传感器阵列区。例如，传感器阵列区包括对应于传感器像素的多个传感器区。
97.在一个实施例中，传感器单元的mems结构的第一端子耦合到开关495，而第二端子耦合到公共线(com)。如图所示，传感器单元的每一列耦合到各自的com(例如，com1，com2和com3)。开关可以是具有第一和第二s/d端子以及栅极或控制端子的晶体管。例如，开关的第一s/d端子耦合至mems结构的第一端子，并且第二s/d端子耦合至cl。rl耦合到开关的栅极或控制端子。在一个实施例中，传感器单元的n型端子耦合至com，并且传感器单元的p型端子耦合至cl。将传感器单元耦合到cl和com的其他设置也可用。可以选择rl以选择一行传感器单元。激活cl以选择一列传感器单元。所选单元是所选rl和cl的交集。cmos组件和传感器像素之间的互连可以通过beol电介质的ild和imd层实现。
98.在一个实施例中，传感器阵列设置为读出一行传感器单元或像素。例如，一次读出阵列的像素一行。在一个实施例中，选择阵列的rl。这样选择一行像素。然后选择cl，从而使得所选择的rl的像素被读出。在一个实施例中，阵列设置为从第一行到最后一行一次读出一行像素。读出的信息存储在存储器中。读出所有像素或扫描完所有行后，将生成成像仪的一幅图像或一帧。例如，可以重建存储在存储器中的从像素读出的信息以形成图像。
99.在图4c中的2
×
3阵列的情况下，扫描像素以形成图像可以包括选择rl1(第一行)以选择耦合到rl1的像素。选择rl1之后，选择cl1，cl2和cl3，使得耦合到rl1的像素被读出。耦合到rl1的像素的信息存储在存储器中。选择下一行或第二行rl2以选择rl2的像素。选择rl2之后，选择cl1，cl2和cl3，使得耦合到rl2的像素被读出。耦合到rl2的像素的信息存储在存储器中。由于rl2是阵列的最后一行，因此像素信息被重建以形成成像仪的图像或帧。通过重复感测，读出和重建过程，可以收集许多帧。例如，图像或帧是时间相关的。
100.可以采用选择逻辑和输出逻辑组件来选择用于输出包含的信息的单元。逻辑组件可以是器件的cmos区中的cmos晶体管或组件。可以包括其他逻辑组件，包括存储器和重构
逻辑组件，以存储和重建信息以形成一幅或多幅图像。在一个实施例中，存储器和重构逻辑组件可以是片外逻辑。提供这些逻辑组件作为片上逻辑组件，或片上或片外组件的组合也可用。
101.图5a
‑
5d示出了用于在具有部分mems层的器件晶片上形成器件的过程的简化截面图。该器件可以类似于图2a
‑
2f的器件，但没有封盖，mems传感器和mc接触件的线结构。如图所示，该截面图是该器件的一部分，例如图3中类似地描述的那些。共同元件可以不描述或不详细描述。
102.参照图5a，提供器件500。例如，对该器件进行处理以在衬底501上的cmos区510中形成cmos组件.该器件包括衬底501。该衬底例如可以是半导体衬底，例如硅衬底。该衬底例如可以是轻掺杂的p型硅衬底。其他类型的衬底或晶片也可用。
103.cmos组件可以包括pmos和nmos晶体管。例如电阻器，电容器和二极管的其他cmos组件也可以包括在cmos区中。cmos组件配置为包括数字和模拟电路。如图所示，cmos区510的一部分包括第一和第二晶体管。晶体管包括在s/d区514和516之间的栅极512。可以提供诸如fox或sti的隔离区以隔离cmos组件。例如，提供隔离区以隔离具有第一和第二晶体管的第一和第二cmos器件区。
104.在衬底上形成ild层520。ild层覆盖衬底和具有cmos组件的cmos区。ild层例如是氧化硅层。其他类型的电介质层或电介质层的组合也可用。金属接触插塞528，例如钨插塞，提供在ild层中，并耦合到衬底上的接触区和cmos组件。例如，接触插塞耦合到cmos组件的s/d区和栅极，以及耦合到用于偏置阱和衬底的阱抽头。为其他类型的接触区提供接触插塞也可用。
105.接触插塞例如可以通过镶嵌工艺形成。例如，ild层形成在衬底上。ild层表面可以通过例如化学机械抛光(cmp)来平坦化。图案化ild以在ild层中形成接触孔。诸如钨的金属层沉积在衬底上，填充接触开口。ild层上方的多余金属可以通过例如cmp去除，将接触插塞留在接触开口中。用于形成接触插塞的其他技术也可用。
106.在ild层520上方的衬底上提供后道工序(beol)电介质530。例如，beol电介质覆盖cmos区。beol电介质可以包括由beol电介质层形成的多个金属间电介质(imd)层。例如，beol电介质可以包括y个imd层，其中y为2
–
8。取决于设计和cmos工艺，也可以使用其他数量的imd层(包括1)。ild层和beol电介质可以被称为be电介质。
107.imd层可以包括通孔电介质层536和金属电介质层532。imd层的通孔电介质层和金属电介质层可以由一个或多个电介质层形成，取决于设计和工艺方法。通孔电介质层可以设置在金属电介质层之上。例如，金属层(mx)可以设置在第一通孔层(vx)下方。例如，如图所示，beol包含3个imd层(x＝1到3)。金属电介质层包括金属线534，通孔电介质层包括通孔接触件538。第一金属层电介质m1设置在ild层上方。beol电介质层的其他设置也可用。
108.如图所示，beol电介质包含3个imd层。例如，第一imd层包括m1和v1，第二imd层包括m2和v2，并且第三或顶部imd层包括m3。在一个实施例中，m1可以通过单镶嵌技术形成。例如，可以在imd层上方形成m1电介质并且对其进行图案化以形成与m1金属线相对应的沟槽。可以在衬底上形成诸如铜或铜合金的金属层，以填充沟槽并覆盖m1电介质。也可以使用其他类型的金属或合金，例如铝。通过cmp去除多余的金属，在m1电介质中保留m1金属线。使用rie工艺形成m1也可用。在rie工艺中，在ild层上形成金属层并对其进行图案化以形成m1金
属线。在衬底上形成电介质层，以填充金属线之间的间隙。可以执行cmp以去除多余的电介质层。在某些情况下，电介质可以是自平坦化层，例如旋涂玻璃。
109.对于m2和v1，可以通过双镶嵌工艺形成。例如，可以在衬底上m1上方形成电介质层。对电介质层进行图案化以形成m2的沟槽和v1的通孔开口，形成双镶嵌结构。可以使用先通孔或最后通孔双镶嵌工艺来形成双镶嵌结构。另外，可以采用多个电介质层来形成双镶嵌结构。例如，可以在m1和v1之间采用刻蚀停止层。可以在衬底上形成诸如铜或铜合金的金属层，填充双镶嵌结构。也可以使用其他类型的金属或合金，例如铝。通过cmp去除多余的金属，使m2金属线留在v1通孔接触件上方。使用其他工艺(例如，用于v1的单镶嵌和用于m2的rie的组合)形成m2和v1也可用。
110.可以类似于m2和v1形成m3和v2。在其他实施例中，可以使用镶嵌工艺形成v2，并且使用镶嵌或rie工艺形成m3。m3例如可以由铝形成。也可以使用其他类型的金属，例如铜或铜合金。
111.至于m3，它可以用作焊盘层。例如，m3金属线可以用作焊盘金属线。可以在焊盘线上方形成钝化层537。钝化层例如可以包括一个或多个电介质层。在一个实施例中，钝化层包括在氧化硅层上方的氮化硅层，形成sio2/sin钝化叠层。其他类型的钝化层或堆叠也可用。可以在钝化层中提供焊盘开口以暴露焊盘线的接触焊盘。用于形成焊盘层的其他方法也可用。
112.在图5b中，该过程开始形成mems层。在一个实施例中，该过程开始于形成mems层下部。如图所示，在钝化层上形成基底层539。基底层是电介质基底层，例如氧化硅。其他类型的基底层也可用。可以通过化学气相沉积形成基底层。在一个实施例中，可以通过低温工艺来形成基底层。例如，可以通过pecvd形成基底层。其他低温工艺，例如lpcvd或apcvd也可用。基底层应足够厚，以保护下方的钝化层免受刻蚀剂(例如xef2)的腐蚀，该刻蚀剂用于在后续释放工艺中形成下部传感器腔。
113.ir反射器550形成在基底层上。ir反射器可以是金属ir反射器。例如，金属ir反射器可以由钛(ti)，钨(w)或铝形成。其他类型的红外反射器也可用。为了形成ir反射器，在衬底上形成ir反射器的金属层。例如，金属层形成在基底层上。金属层可以通过例如溅射形成。用于形成金属层的其他技术也可用。图案化金属层以形成ir反射器。图案化金属层可以包括掩膜和刻蚀工艺。例如，抗蚀剂掩膜形成在金属层上方并且被显影以暴露要通过刻蚀工艺例如反应离子刻蚀(rie)去除的金属层部分。用于图案化金属层的其他技术也可用。图案化工艺例如形成用于传感器阵列的传感器的单独的ir反射器。
114.在一个实施例中，如图5c所示，在衬底上形成牺牲层559。牺牲层例如是低温牺牲层。在一个实施例中，牺牲层是非晶硅(αsi)非晶层。使用低温工艺形成αsi牺牲层。例如，牺牲层是使用低温工艺(例如pecvd)在低于400℃的温度下形成的。其他类型的低温牺牲层和/或用于形成牺牲层的低温工艺也可用。
115.在一个实施例中，牺牲层的厚度用于定义传感器阵列的下部传感器腔的高度。例如，牺牲层的厚度应大致等于下部传感器腔的高度。例如，在下传感器腔高1.2um的情况下，牺牲层应高约1.2um。
116.参照图5d，在衬底上形成键合层558。键合层是电介质层。在一个实施例中，键合层为低温氧化物层。例如，可以通过pecvd形成低温氧化物。也可以使用其他低温工艺来形成
键合层。键合层有助于氧化物到氧化物的熔融键合至具有形成在供体衬底上的mems模块上部的mems晶片。例如，键合层形成在牺牲层上。在一个实施例中，键合层是低温氧化物。例如，可以通过pecvd形成低温氧化物。其他低温工艺也可以用于形成mems电介质层。提供非氧化硅键合层也可用。例如，键合层可以是陶瓷层或半导体层，例如硅或锗。其他类型的键合层也可用。制备键合层的表面以与mems晶片键合。这样在与mems晶片键合之前完成了cmos器件晶片的处理。
117.图6a
‑
6c示出了用于在mems供体晶片上形成具有mems结构的mems模块上部的工艺600的简化截面图，该mems供体晶片用于与处理有mems模块下部的cmos晶片键合。如图所示，截面图是mems供体晶片的mems模块的一部分。具有mems结构的mems模块上部与图3中所描述的相似。共同元件可能不会描述或详细描述。
118.参照图6a，提供mems供体晶片器件601。供体晶片例如可以是半导体晶片，例如硅晶片。其他类型的晶片，例如绝缘体上硅(soi)晶片，也可用。所述晶片应能够承受cmos处理温度以及键合工艺。
119.在图6b中，在衬底上形成mems刻蚀停止层658。在一个实施例中，mems刻蚀停止层是电介质层。例如，刻蚀停止层是氧化硅层。氧化硅层可以通过cvd形成。形成mems刻蚀停止层的其他工艺也可用。刻蚀停止层例如可以用作热电堆保护层。如果使用soi衬底，则刻蚀停止层可以是掩埋氧化物(box)，而块状衬底可以用作供体mems衬底。
120.mems结构层662形成在衬底上。例如，mems结构层形成在mems刻蚀停止层上。在一个实施例中，mems结构层是热电层。例如，mems结构层是多晶硅层。其他类型的mems结构层也可用。例如，其他类型的热电材料可以包括硅锗(sige)，氮化镓(gan)或2d材料，例如石墨烯，黑磷或硫化钼。非晶硅也可用于形成mems结构层。但是，非晶硅需要被重结晶为多晶硅。在soi衬底的情况下，表面衬底将用作mems结构层。在这种情况下，mems结构层是单晶层。
121.参考图6c，该工艺开始形成mems结构。在一个实施例中，该工艺开始形成用于mems传感器的热电堆线结构。例如，为传感器阵列的每个mems器件区形成热电堆线结构。在一个实施例中，该工艺包括图案化mems结构层662以形成热电堆线结构。例如，热电堆线结构包括第一和第二线段666和668，如图4a
‑
b所示。图案化mems结构层可以包括掩膜和刻蚀技术，例如使用图案化的光刻胶刻蚀掩膜的rie刻蚀。
122.所述线段掺杂有第一和第二极性类型的掺杂剂。例如，第一线段掺杂有第一极性类型的掺杂剂，例如n型，第二线段掺杂有第二极性类型的掺杂剂，例如p型掺杂剂。第一和第二线段的掺杂可以通过离子注入来实现。例如，使用第一注入掩膜进行第一离子注入以掺杂第一线段，使用第二注入掩膜进行第二离子注入以掺杂第二线段。或者，可以在形成mems结构层时通过原位掺杂来实现线段的掺杂。例如，mems结构层在沉积时被掺杂。进行退火以激活线段的掺杂剂。
123.电介质层680形成在衬底上，填充线结构之间的间隙以及覆盖线结构。在一个实施例中，电介质层为氧化硅层。电介质层可以通过cvd形成。电介质层还用作mems晶片键合层以及与cmos晶片键合后支撑mems结构的mems电介质层。提供非氧化硅键合层也可用。例如，键合层可以是陶瓷层或半导体层，例如硅或锗。其他类型的键合层也可用。在非电介质层的情况下，可以形成附加的键合层。
124.制备电介质层的表面用于与具有mems层下部的cmos器件晶片键合。这样完成了用
于与cmos器件晶片集成的mems晶片的处理。
125.图7a
‑
7c示出了用于形成与mems传感器集成的cmos器件的过程700的实施例的简化截面图。该器件类似于图2a
‑
2f，3，5a
‑
5d和6a
‑
6c中所描述的。共同元件可以不描述或不详细描述。
126.参照图7a，提供如图5a
‑
5d处理的cmos器件晶片以及如图6a
‑
c处理的mems晶片。如图所示，cmos晶片包括cmos区710以及包括牺牲层759和电介质键合层758的mems层下部。cmos晶片和mems晶片被放置用于晶片至晶片的键合。例如，cmos晶片表面上的键合层758面对包括mems结构堆叠770的mems晶片上的mems键合层780。当晶片对准时，进行键合以将晶片键合在一起。在一个实施例中，如图7b所示，进行氧化物熔融键合以将晶片结合在一起。其他类型的键合，例如与粘合剂，也可用。
127.在图7c中，将mems晶片从晶片堆叠中去除。mems晶片的去除可以通过例如研磨和回蚀工艺来实现。回蚀工艺可以是选择性湿法刻蚀。也可以采用其他去除mems晶片的技术，例如层分离或智能切割工艺。
128.参照图7d，在电介质层或mems刻蚀停止层78上形成接触件779，其在mems晶片去除期间保护mems线结构不受损坏。例如，形成热电堆连接桥或接触件以耦合第一和第二线段766和768。在一个实施例中，形成接触件包括在电介质层783中形成接触开口。例如，第一接触开口形成为暴露与第二线段相邻的第一线段的相邻端，并且形成第二接触开口以暴露与第一线段相邻的第二线段的相邻端。通过例如溅射在中间电介质层上形成诸如ti的金属层。其他类型的金属层或沉积工艺也可用。金属层例如衬在缓冲层的顶部和接触开口。对金属层进行图案化以形成耦合第一和第二线段的连接桥。
129.吸收器772形成在线结构上方。例如，吸收器形成在线结构上并覆盖接触件779。在一个实施例中，吸收器形成为覆盖线路结构的中央部分，包括接触件。吸收器层例如设置为吸收入射的ir辐射。吸收器可以是氮化钛(tin)吸收器。其他类型的吸收器也可用。例如，吸收器层可以是镍铬(nicr)层或掺杂的非晶硅层。在一个实施例中，吸收器设置成吸收大部分入射的ir辐射。例如，吸收器可以设置为吸收大于85％的波长为8
–
14μm的入射ir辐射。提供任何其他设置也可用。在其他实施例中，吸收器设置为吸收波长为2
–
5μm的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器设置成吸收＞50％的波长为2
‑
5μm的入射辐射。
130.为了形成吸收器，在衬底上形成吸收器层，覆盖线结构，接触件779和电介质层783。吸收器层可以通过溅射或低温工艺形成，具体取决于吸收器层的材料。例如，可以通过溅射来形成金属吸收器层，而可以通过低温工艺来形成非晶硅层。非晶硅层可以原位掺杂或通过离子注入掺杂。在沉积吸收器层之后，将其图案化以形成吸收器。
131.顶部电介质层881形成在衬底上，覆盖电介质层783，线结构和吸收器。顶部电介质层用作线结构和吸收器上方的保护层。在一个实施例中，顶部电介质层是低温氧化物。例如，通过低温工艺形成氧化物。其他类型的电介质层也可用。
132.形成mems至cmos(mc)接触件748。mc接触件提供mems传感器到cmos区cmos组件的电连接。mc接触件例如耦合到传感器的端子和顶部金属或焊盘层，其连接到cmos区中的cmos组件。在一个实施例中，为阵列的每个传感器提供mc接触件。例如，为每个传感器的第一和第二端子765和767提供第一和第二mc接触件。在一个实施例中，mc接触件可以耦合到
cmos区的cmos晶体管。例如，一个端子耦合至cmos晶体管的栅极，而另一端子耦合至公共线。mc接触件的其他设置也可以。
133.为了形成mc接触件，可以形成mc接触通孔。例如，mc接触通孔通过掩膜和刻蚀工艺形成，例如使用抗蚀剂掩膜的rie。接触通孔从保护电介质层延伸到beol电介质的顶部金属层。如图所示，接触通孔在保护层和电介质层881和783中包括较宽的开口，以暴露线结构的第一和第二端子的顶表面。例如，采用两步刻蚀，一个刻蚀形成较宽的上部，而另一个刻蚀形成较窄的下部。在一个实施例中，第一刻蚀用于形成上部，第二刻蚀用于形成下部。在衬底上形成金属层，填充接触通孔并覆盖暴露的端子和保护电介质层的表面。金属层例如可以是铜或铜合金。其他类型的金属层也可用。金属层可以通过电镀或溅射形成。用于形成金属层的其他技术也可用。通过cmp去除多余的金属，使顶部金属与保护层共面。去除多余金属的其他技术，例如rie，也可以。
134.参照图7e，形成通过电介质堆叠770的释放开口782。例如，形成通过键合层，电介质层783和顶部电介质层881的释放开口。例如，释放开口暴露填充一个或多个腔的牺牲层759。可以采用掩膜和刻蚀工艺来形成释放开口。例如，可以使用刻蚀掩膜采用rie以形成释放开口。用于形成释放开口的其他技术也可用。
135.在图7f中，去除牺牲层，从而形成下部传感器腔740。在一个实施例中，通过例如释放刻蚀去除牺牲层。释放刻蚀例如可以是干法mems释放刻蚀。干法mems释放刻蚀可以采用释放刻蚀，例如xef2。其他类型的释放工艺也可用。mc接触件在释放刻蚀后为带有传感器的电介质堆叠提供机械支撑。
136.该过程继续在mems区上方形成封盖。例如，将封盖键合至器件以封装mems传感器。在一个实施例中，封盖形成用于mems区的传感器的公共盖腔。例如，可以使用封盖上以及mems层外部beol电介质顶部上的密封环将封盖键合到器件。例如，可以使用热压键合来实现键合。其他键合技术也可以。在一个实施例中，进行晶圆级真空封装以将具有处理后的封盖的盖晶片键合到具有处理后的器件的器件晶片上。在形成用于封装器件的封盖之前，可以形成焊盘开口以暴露mems层的外围的cmos区的焊盘。
137.如所描述的，cmos晶片包括在beol电介质之上的mems模块下部，而mems晶片包括具有mems结构的mems模块上部。mems和cmos晶片的其他设置也可用。例如，mems晶片处理有mems层，从顶部到底部(各层以相反的顺序放置在mems晶片上)，而cmos晶片处理为不具有mems模块的任何部分。例如，mems晶片可包括在mems结构上方的mems电介质层之上的牺牲层，电介质保护层，电介质保护层上的图案化ir反射器，以及电介质键合层，而cmos晶片包括位于钝化层顶部上的键合层。在其他实施例中，可以在cmos晶片和mems晶片上提供mems模块上部和下部的其他组合。然而，应该理解的是，最低限度地，要求mems结构层在mems晶片上。每个晶片的顶层应该是用于氧化物到氧化物熔接的氧化硅层。在其他实施例中，顶层可以是除氧化硅之外的电介质层或非电介质层。晶片的顶层设置用于晶片键合。键合的类型可以取决于键合层的材料。
138.在不脱离本发明的精神或基本特征的情况下，本公开可以以其他特定形式来体现。因此，前述实施例在所有方面都应被认为是说明性的，而不是限制本文所述的发明。因此，本发明的范围由所附权利要求书而不是前述说明书来指示，并且落入权利要求书的等同含义和范围内的所有改变均旨在包含在其中。

技术特征：

1.一种形成器件的方法，包括：提供cmos衬底，所述cmos衬底制备有具有cmos组件的互补金属氧化物半导体(cmos)区，具有用于互连所述cmos组件的互连件的be电介质，以及具有mems模块下部的mems层下部，其中，所述mems模块的下部在其顶表面上包括cmos衬底键合层；提供mems衬底，所述mems衬底制备有具有mems模块上部的mems层上部，其中所述mems模块上部包括其上设置有mems保护层的mems结构，所述mems保护层用作mems衬底键合层；通过键合所述cmos衬底键合层和所述mems衬底键合层在一起将所述cmos衬底键合至所述mems衬底，以形成集成衬底堆叠；从所述集成衬底堆叠中去除所述mems衬底，从而形成cmos集成堆叠；以及对cmos集成堆叠的后集成处理，以完成所述器件，所述器件是与mems模块集成的cmos器件。2.根据权利要求1所述的方法，其中：所述mems模块的下部包括在be电介质上形成的基底电介质层，基底电介质层的反射器，在基底电介质层上形成的牺牲层，以及牺牲层上的cmos键合层；和所述mems模块上部包括所述mems衬底上的mems刻蚀停止层，所述mems刻蚀停止层上的图案化mems结构层，其中，所述图案化mems结构层形成mems结构；设置在所述mems结构上方的mems电介质层，所述mems电介质层填充所述mems结构的间隙并覆盖所述mems结构，所述mems电介质层用作所述mems衬底键合层。3.根据权利要求1至2中任一项所述的方法，其中，后集成处理包括形成将所述mems结构耦合至所述cmos组件的mems至cmos(mc)接触件，其中，所述mc接触件从所述mems结构延伸穿过所述mems模块至所述be电介质的互连件。4.根据权利要求1至3中任一项所述的方法，包括进行释放刻蚀以去除牺牲层，以在所述mems结构与所述mems模块底部的基底层之间形成下部传感器腔。5.根据权利要求1至4中任一项所述的方法，包括向mems电介质层提供机械支撑以维持下部传感器腔的mems至cmos(mc)mc接触件。6.根据权利要求1至5中任一项所述的方法，其中，所述mems模块包括热电ir传感器。7.一种形成器件的方法，包括：提供cmos衬底，所述cmos衬底制备有具有cmos组件的互补金属氧化物半导体(cmos)区，具有用于互连所述cmos组件的互连件的be电介质，以及所述be电介质上的cmos衬底键合层；以及提供mems衬底，所述mems衬底制备有
至少一具有mems模块的mems层上部，以及位于所述至少一mems层上部的顶表面上的mems衬底键合层；通过将cmos衬底键合层和mems衬底键合层键合在一起以将cmos衬底键合到mems衬底，以形成集成衬底堆叠；从集成衬底堆叠中去除mems衬底，从而形成cmos集成堆叠；以及cmos集成堆叠的后集成处理，以完成器件，所述器件是与mems模块集成的cmos器件。8.根据权利要求7所述的方法，其中：所述mems模块下部设置在所述be电介质上方，所述mems模块下部包括在所述be电介质上形成的基底电介质层，所述基底电介质层上的反射器，在所述基底电介质层上形成的牺牲层，以及所述牺牲层上的cmos键合层；和所述mems模块上部包括所述mems衬底上的mems刻蚀停止层，所述mems刻蚀停止层上的图案化mems结构层，其中，所述图案化mems结构层形成mems结构；在所述mems结构上设置的mems电介质层，所述mems电介质层填充所述mems结构的间隙并覆盖所述mems结构，所述mems电介质层用作所述mems衬底键合层。9.根据权利要求7至8中任一项所述的方法，其中，所述mems衬底包括所述mems模块上部和下部，其中：所述mems模块上部包括所述mems衬底上的mems刻蚀停止层，所述mems刻蚀停止层上的图案化mems结构层，其中，所述图案化mems结构层形成mems结构；设置在所述mems结构上的mems电介质层，所述mems电介质层填充所述mems结构的间隙并覆盖所述mems结构，和所述mems模块下部设置在所述mems模块上部上方，并且包括在所述mems电介质层上的基底层上形成的牺牲层，所述牺牲层上的反射器保护层，所述反射器保护层上的图案化反射器，以及所述反射器和暴露的反射器保护层上的mems键合层。10.根据权利要求7至9中任一项所述的方法，其中，可以将所述mems模块下部中的一个或多个层去除以作为所述mems模块上部的一部分，并且以相反的方式放置在所述mems模块上部上。

技术总结

公开了与MEMS区微机电系统(MEMS)组件集成的互补金属氧化物半导体(CMOS)器件。所述MEMS组件例如是红外(IR)热传感器。所述MEMS传感器异质集成在CMOS器件上。例如，将具有CMOS器件和互连件以及经过部分处理的MEMS组件的CMOS晶片与具有MEMS结构的MEMS晶片键合，缓解后CMOS兼容性问题。用于完成所述器件的后集成工艺包括形成用于将传感器互连到CMOS组件的接触件，以及采用晶圆级真空封装用盖晶片封装所述器件。所述器件。所述器件。