先来看段视频⼤概了解下整个晶圆的制造。
看完了视频我相信⼤家已经初步了解了，接下来就是各个细节的剖析了。
回转顶尖复杂繁琐的芯⽚设计流程
芯⽚制造的过程就如同⽤乐⾼盖房⼦⼀样，先有晶圆作为地基，再层层往上叠的芯⽚制造流程后，就可产出必要的IC芯⽚（这些会在后⾯介绍）。然⽽，没有设计图，拥有再强制造能⼒都没有⽤，因此，建筑师的⾓⾊相当重要。但是IC设计中的建筑师究竟是谁呢？本⽂接下来要针对IC设计做介绍。
在IC⽣产流程中，IC多由专业IC设计公司进⾏规划、设计，像是联发科、⾼通、Intel等知名⼤⼚，都⾃⾏设计各⾃的IC 芯⽚，提供不同规格、效能的芯⽚给下游⼚商选择。因为IC是由各⼚⾃⾏设计，所以IC设计⼗分仰赖⼯程师的技术，⼯程师的素质影响着⼀间企业的价值。然⽽，⼯程师们在设计⼀颗IC芯⽚时，究竟有那些步骤？设计流程可以简单分成如下。 ☞设计第⼀步，订定⽬标
在IC设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要⼏间房间、浴室，
有什么建筑法规需要遵守，在确定好所有的功能之后在进⾏设计，这样才不⽤再花额外的时间进⾏后续修改。IC设计也需要经过类似的步骤，才能确保设计出来的芯⽚不会有任何差错。 规格制定的第⼀步便是确定IC的⽬的、效能为何，对⼤⽅向做设定。接着是察看有哪些协定要符合，像⽆线⽹卡的芯⽚就需要符合IEEE 802.11等规範，不然，这芯⽚将⽆法和市⾯上的产品相容，使它⽆法和其他设备连线。最后则是确⽴这颗IC的实作⽅法，将不同功能分配成不同的单元，并确⽴不同单元间连结的⽅法，如此便完成规格的制定。
设计完规格后，接着就是设计芯⽚的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，⽅便后续制图。在IC芯⽚中，便是使⽤硬体描述语⾔（HDL）将电路描写出来。常使⽤的HDL有Verilog、VHDL等，藉由程式码便可轻易地将⼀颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满⾜期望的功能为⽌。
▲32 bits加法器的Verilog范例。
☞有了电脑，事情都变得容易
有了完整规画后，接下来便是画出平⾯的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定⽆误的HDL code，放⼊电⼦设计⾃动化⼯具（EDA tool），让电脑将HDL code转换成逻辑电路，产⽣如下的电路图。之后，反覆的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为⽌。
超微电极
▲控制单元合成后的结果。
最后，将合成完的程式码再放⼊另⼀套EDA tool，进⾏电路布局与绕线（Place And Route）。在经过不断的检测后，便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜⾊，每种不同的颜⾊就代表着⼀张光罩。⾄于光罩究竟要如何运⽤呢？
▲常⽤的演算芯⽚- FFT芯⽚，完成电路布局与绕线的结果。
☞层层光罩，叠起⼀颗芯⽚
⾸先，⽬前已经知道⼀颗IC会产⽣多张的光罩，这些光罩有上下层的分别，每层有各⾃的任务。下图为简单的光罩例⼦，以积体电路中最基本的元件CMOS为範例，CMOS全名为互补式⾦属氧化物半导体（Complementary metal–oxide–semiconductor），也就是将NMOS和PMOS两者做结合，形成CMOS。⾄于什么是⾦属氧化物半导体
oxide–semiconductor），也就是将NMOS和PMOS两者做结合，形成CMOS。⾄于什么是⾦属氧化物半导体（MOS）？这种在芯⽚中⼴泛使⽤的元件⽐较难说明，⼀般读者也较难弄清，在这裡就不多加细究。
下图中，左边就是经过电路布局与绕线后形成的电路图，在前⾯已经知道每种颜⾊便代表⼀张光罩。
右边则是将每张光罩摊开的样⼦。制作是，便由底层开始，依循上⼀篇IC芯⽚的制造中所提的⽅法，逐层制作，最后便会产⽣期望的芯⽚了。
⾄此，对于IC设计应该有初步的了解，整体看来就很清楚IC设计是⼀门⾮常复杂的专业，也多亏了电脑辅助软体的成熟，让IC设计得以加速。IC设计⼚⼗分依赖⼯程师的智慧，这裡所述的每个步骤都有其专门的知识，皆可独⽴成多门专业的课程，像是撰写硬体描述语⾔就不单纯的只需要熟悉程式语⾔，还需要了解逻辑电路是如何运作、如何将所需的演算法转换成程式、合成软体是如何将程式转换成逻辑闸等问题。
其中主要半导体设计公司有英特尔、⾼通、博通、英伟达、美满、赛灵思、Altera、联发科、海思、展讯、中兴微电⼦、华⼤、⼤唐、智芯、敦泰、⼠兰、中星、格科等。
什么是晶圆？
在半导体的新闻中，总是会提到以尺⼨标⽰的晶圆⼚，如8⼨或是12⼨晶圆⼚，然⽽，所谓的晶圆到底是什么东西？其中8⼨指的是什么部分？要产出⼤尺⼨的晶圆制造⼜有什么难度呢？以下将逐步介绍半导体最重要的基础——「晶圆」到底是什么。
晶圆（wafer），是制造各式电脑芯⽚的基础。我们可以将芯⽚制造⽐拟成⽤乐⾼积⽊盖房⼦，藉由⼀
层⼜⼀层的堆叠，完成⾃⼰期望的造型（也就是各式芯⽚）。然⽽，如果没有良好的地基，盖出来的房⼦就会歪来歪去，不合⾃⼰所意，为了做出完美的房⼦，便需要⼀个平稳的基板。对芯⽚制造来说，这个基板就是接下来将描述的晶圆。
（Souse：Flickr/Jonathan Stewart CC BY 2.0）
⾸先，先回想⼀下⼩时候在玩乐⾼积⽊时，积⽊的表⾯都会有⼀个⼀个⼩⼩圆型的凸出物，藉由这个构造，我们可将两块积⽊稳固的叠在⼀起，且不需使⽤胶⽔。芯⽚制造，也是以类似这样的⽅式，将后续添加的原⼦和基板固定在⼀起。因此，我们需要寻表⾯整齐的基板，以满⾜后续制造所需的条件。编织袋颗粒
在固体材料中，有⼀种特殊的晶体结构──单晶（Monocrystalline）。它具有原⼦⼀个接着⼀个紧密排列在⼀起的特性，可以形成⼀个平整的原⼦表层。因此，采⽤单晶做成晶圆，便可以满⾜以上的需求。然⽽，该如何产⽣这样的材料呢，主要有⼆个步骤，分别为纯化以及拉晶，之后便能完成这样的材料。
☞如何制造单晶的晶圆
纯化分成两个阶段，第⼀步是冶⾦级纯化，此⼀过程主要是加⼊碳，以氧化还原的⽅式，将氧化硅转
换成98%以上纯度的硅。⼤部份的⾦属提炼，像是铁或铜等⾦属，皆是采⽤这样的⽅式获得⾜够纯度的⾦属。但是，98%对于芯⽚制造来说依旧不够，仍需要进⼀步提升。因此，将再进⼀步采⽤西门⼦制程（Siemens process）作纯化，如此，将获得半导体制程所需的⾼纯度多晶硅。
▲硅柱制造流程（Source：Wikipedia）
接着，就是拉晶的步骤。⾸先，将前⾯所获得的⾼纯度多晶硅融化，形成液态的硅。之后，以单晶的硅种（seed）和液体表⾯接触，⼀边旋转⼀边缓慢的向上拉起。⾄于为何需要单晶的硅种，是因为硅原⼦排列就和⼈排队⼀样，会需要排头让后来的⼈该如何正确的排列，硅种便是重要的排头，让后来的原⼦知道该如何排队。最后，待离开液⾯的硅原⼦凝固后，排列整齐的单晶硅柱便完成了。
▲单晶硅柱（Souse：Wikipedia）
然⽽，8⼨、12⼨⼜代表什么东西呢？他指的是我们产⽣的晶柱，长得像铅笔笔桿的部分，表⾯经过处理并切成薄圆⽚后的直径。⾄于制造⼤尺⼨晶圆⼜有什么难度呢？如前⾯所说，晶柱的制作过程就像是在做棉花糖⼀样，⼀边旋转⼀边成型。有制作过棉花糖的话，应该都知道要做出⼤⽽且扎实的棉花糖是相当困难的，⽽拉晶的过程也是⼀样，旋转拉起
成型。有制作过棉花糖的话，应该都知道要做出⼤⽽且扎实的棉花糖是相当困难的，⽽拉晶的过程也
是⼀样，旋转拉起的速度以及温度的控制都会影响到晶柱的品质。也因此，尺⼨愈⼤时，拉晶对速度与温度的要求就更⾼，因此要做出⾼品质12⼨晶圆的难度就⽐8⼨晶圆还来得⾼。
只是，⼀整条的硅柱并⽆法做成芯⽚制造的基板，为了产⽣⼀⽚⼀⽚的硅晶圆，接着需要以钻⽯⼑将硅晶柱横向切成圆⽚，圆⽚再经由抛光便可形成芯⽚制造所需的硅晶圆。经过这么多步骤，芯⽚基板的制造便⼤功告成，下⼀步便是堆叠房⼦的步骤，也就是芯⽚制造。⾄于该如何制作芯⽚呢？
车载多媒体☞层层堆叠打造的芯⽚
在介绍过硅晶圆是什么东西后，同时，也知道制造IC芯⽚就像是⽤乐⾼积⽊盖房⼦⼀样，藉由⼀层⼜⼀层的堆叠，创造⾃⼰所期望的造型。然⽽，盖房⼦有相当多的步骤，IC制造也是⼀样，制造IC究竟有哪些步骤？本⽂将将就IC芯⽚制造的流程做介绍。
在开始前，我们要先认识IC芯⽚是什么。IC，全名积体电路（Integrated Circuit），由它的命名可知它是将设计好的电路，以堆叠的⽅式组合起来。藉由这个⽅法，我们可以减少连接电路时所需耗费的⾯积。下图为IC电路的3D图，从图中可以看出它的结构就像房⼦的樑和柱，⼀层⼀层堆叠，这也就是为何会将IC制造⽐拟成盖房⼦。
▲IC芯⽚的3D剖⾯图。（Source：Wikipedia）
从上图中IC芯⽚的3D剖⾯图来看，底部深蓝⾊的部分就是上⼀篇介绍的晶圆，从这张图可以更明确的知道，晶圆基板在芯⽚中扮演的⾓⾊是何等重要。⾄于红⾊以及⼟黄⾊的部分，则是于IC制作时要完成的地⽅。
⾸先，在这裡可以将红⾊的部分⽐拟成⾼楼中的⼀楼⼤厅。⼀楼⼤厅，是⼀栋房⼦的门户，出⼊都由这裡，在掌握交通下通常会有较多的机能性。因此，和其他楼层相⽐，在兴建时会⽐较复杂，需要较多的步骤。在IC电路中，这个⼤厅就是逻辑闸层，它是整颗IC中最重要的部分，藉由将多种逻辑闸组合在⼀起，完成功能齐全的IC芯⽚。
黄⾊的部分，则像是⼀般的楼层。和⼀楼相⽐，不会有太复杂的构造，⽽且每层楼在兴建时也不会有太多变化。这⼀层的⽬的，是将红⾊部分的逻辑闸相连在⼀起。之所以需要这么多层，是因为有太多线路要连结在⼀起，在单层⽆法容纳所有的线路下，就要多叠⼏层来达成这个⽬标了。在这之中，不同层的线路会上下相连以满⾜接线的需求。
☞分层施⼯，逐层架构
知道IC的构造后，接下来要介绍该如何制作。试想⼀下，如果要以油漆喷罐做精细作图时，我们需先割出图形的遮盖板，盖在纸上。接着再将油漆均匀地喷在纸上，待油漆乾后，再将遮板拿开。不断的重复这个步骤后，便可完成整齐且复杂的图形。制造IC就是以类似的⽅式，藉由遮盖的⽅式⼀层⼀层
的堆叠起来。
制作IC时，可以简单分成以上4种步骤。虽然实际制造时，制造的步骤会有差异，使⽤的材料也有所不同，但是⼤体上皆采⽤类似的原理。这个流程和油漆作画有些许不同，IC制造是先涂料再加做遮盖，油漆作画则是先遮盖再作画。以下将介绍各流程。
⾦属溅镀：将欲使⽤的⾦属材料均匀洒在晶圆⽚上，形成⼀薄膜。
涂布光阻：先将光阻材料放在晶圆⽚上，透过光罩（光罩原理留待下次说明），将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。
蚀刻技术：将没有受光阻保护的硅晶圆，以离⼦束蚀刻。
光阻去除：使⽤去光阻液皆剩下的光阻溶解掉，如此便完成⼀次流程。
最后便会在⼀整⽚晶圆上完成很多IC芯⽚，接下来只要将完成的⽅形IC芯⽚剪下，便可送到封装⼚做封装，⾄于封装⼚是什么东西？就要待之后再做说明啰。 ▲各种尺⼨晶圆的⽐较。（Source：Wikipedia）
光学增强器守卫
▲各种尺⼨晶圆的⽐较。（Source：Wikipedia）
其中，主要晶圆代⼯⼚有格罗⽅德、三星电⼦、Tower Jazz、Dongbu、美格纳、IBM、富⼠通、英特尔、海⼒⼠、台积电、联电、中芯国际、⼒晶、华虹、德茂、武汉新芯、华微、华⽴、⼒芯
纳⽶制程是什么？
地源热泵系统三星以及台积电在先进半导体制程打得相当⽕热，彼此都想要在晶圆代⼯中抢得先机以争取订单，⼏乎成了14纳⽶与16纳⽶之争，然⽽14纳⽶与16纳⽶这两个数字的究竟意义为何，指的⼜是哪个部位？⽽在缩⼩制程后⼜将来带来什么好处与难题？以下我们将就纳⽶制程做简单的说明。
☞纳⽶到底有多细微？
在开始之前，要先了解纳⽶究竟是什么意思。在数学上，纳⽶是0.000000001公尺，但这是个相当差的例⼦，毕竟我们只看得到⼩数点后有很多个零，却没有实际的感觉。如果以指甲厚度做⽐较的话，或许会⽐较明显。
⽤尺规实际测量的话可以得知指甲的厚度约为0.0001公尺（0.1毫⽶），也就是说试着把⼀⽚指甲的侧⾯切成10万条线，每条线就约等同于1纳⽶，由此可略为想像得到1纳⽶是何等的微⼩了。
知道纳⽶有多⼩之后，还要理解缩⼩制程的⽤意，缩⼩电晶体的最主要⽬的，就是可以在更⼩的芯⽚中塞⼊更多的电晶体，让芯⽚不会因技术提升⽽变得更⼤；其次，可以增加处理器的运算效率；再者，
减少体积也可以降低耗电量；最后，芯⽚体积缩⼩后，更容易塞⼊⾏动装置中，满⾜未来轻薄化的需求。
再回来探究纳⽶制程是什么，以14纳⽶为例，其制程是指在芯⽚中，线最⼩可以做到14纳⽶的尺⼨，下图为传统电晶体的长相，以此作为例⼦。缩⼩电晶体的最主要⽬的就是为了要减少耗电量，然⽽要缩⼩哪个部分才能达到这个⽬的？左下图中的L就是我们期望缩⼩的部分。藉由缩⼩闸极长度，电流可以⽤更短的路径从Drain端到Source端（有兴趣的话可以利⽤Google以MOSFET搜寻，会有更详细的解释）。
（Source：www.slideshare）
此外，电脑是以0和1作运算，要如何以电晶体满⾜这个⽬的呢？做法就是判断电晶体是否有电流流通。当在Gate端（绿⾊的⽅块）做电压供给，电流就会从Drain端到Source端，如果没有供给电压，电流就不会流动，这样就可以表⽰1和0。（⾄于为什么要⽤0和1作判断，有兴趣的话可以去查布林代数，我们是使⽤这个⽅法作成电脑的）
☞尺⼨缩⼩有其物理限制
不过，制程并不能⽆限制的缩⼩，当我们将电晶体缩⼩到20纳⽶左右时，就会遇到量⼦物理中的问题，
让电晶体有漏电的现象，抵销缩⼩L时获得的效益。作为改善⽅式，就是导⼊FinFET（Tri-Gate）这个概念，如右上图。在Intel以前所做的解释中，可以知道藉由导⼊这个技术，能减少因物理现象所导致的漏电现象。
（Source：www.slideshare）
更重要的是，藉由这个⽅法可以增加Gate端和下层的接触⾯积。在传统的做法中（左上图），接触⾯只有⼀个平⾯，但是采⽤FinFET（Tri-Gate）这个技术后，接触⾯将变成⽴体，可以轻易的增加接触⾯积，这样就可以在保持⼀样的接触⾯积下让Source-Drain端变得更⼩，对缩⼩尺⼨有相当⼤的帮助。
最后，则是为什么会有⼈说各⼤⼚进⼊10纳⽶制程将⾯临相当严峻的挑战，主因是1颗原⼦的⼤⼩⼤约为0.1纳⽶，在10纳⽶的情况下，⼀条线只有不到100颗原⼦，在制作上相当困难，⽽且只要有⼀个原⼦的缺陷，像是在制作过程中有原⼦掉出或是有杂质，就会产⽣不知名的现象，影响产品的良率。
如果⽆法想像这个难度，可以做个⼩实验。在桌上⽤100个⼩珠⼦排成⼀个10×10的正⽅形，并且剪裁⼀张纸盖在珠⼦上，接着⽤⼩刷⼦把旁边的的珠⼦刷掉，最后使他形成⼀个10×5的长⽅形。这样就可以知道各⼤⼚所⾯临到的困境，以及达成这个⽬标究竟是多么艰巨。
随着三星以及台积电在近期将完成14纳⽶、16纳⽶FinFET的量产，两者都想争夺Apple下⼀代的iPhone芯⽚代⼯，我
随着三星以及台积电在近期将完成14纳⽶、16纳⽶FinFET的量产，两者都想争夺Apple下⼀代的iPhone芯⽚代⼯，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的⼿机，要感谢摩尔定律所带来的好处呢。
告诉你什么是封装
经过漫长的流程，从设计到制造，终于获得⼀颗IC芯⽚了。然⽽⼀颗芯⽚相当⼩且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为芯⽚的尺⼨微⼩，如果不⽤⼀个较⼤尺⼨的外壳，将不易以⼈⼯安置在电路板上。因此，本⽂接下来要针对封装加以描述介绍。
⽬前常见的封装有两种，⼀种是电动玩具内常见的，⿊⾊长得像蜈蚣的DIP封装，另⼀为购买盒装CPU时常见的BGA封装。⾄于其他的封装法，还有早期CPU使⽤的PGA（Pin Grid Array；Pin Grid Array）或是DIP的改良版QFP（塑料⽅形扁平封装）等。因为有太多种封装法，以下将对DIP以及BGA封装做介绍。
☞传统封装，历久不衰
⾸先要介绍的是双排直⽴式封装（Dual Inline Package；DIP），从下图可以看到采⽤此封装的IC芯⽚在双排接脚下，看起来会像条⿊⾊蜈蚣，让⼈印象深刻，此封装法为最早采⽤的IC封装技术，具有成本低廉的优势，适合⼩型且不需接太多线的芯⽚。但是，因为⼤多采⽤的是塑料，散热效果较差，⽆法满⾜现⾏⾼速芯⽚的要求。因此，使⽤此封装的，⼤多是历久不衰的芯⽚，如下图中的OP741，或是对运作速度没那么要求且芯⽚较⼩、接孔较少的IC芯⽚。
▲左图的IC芯⽚为OP741，是常见的电压放⼤器。右图为它的剖⾯图，这个封装是以⾦线将芯⽚接到⾦属接脚（Leadframe）。（Source：左图Wikipedia、右图Wikipedia）
⾄于球格阵列（Ball Grid Array，BGA）封装，和DIP相⽐封装体积较⼩，可轻易的放⼊体积较⼩的装置中。此外，因为接脚位在芯⽚下⽅，和DIP相⽐，可容纳更多的⾦属接脚
相当适合需要较多接点的芯⽚。然⽽，采⽤这种封装法成本较⾼且连接的⽅法较复杂，因此⼤多⽤在⾼单价的产品上。
▲左图为采⽤BGA封装的芯⽚。右图为使⽤覆晶封装的BGA⽰意图。（Source：左图Wikipedia）
☞⾏动装置兴起，新技术跃上舞台
然⽽，使⽤以上这些封装法，会耗费掉相当⼤的体积。像现在的⾏动装置、穿戴装置等，需要相当多
种元件，如果各个元件都独⽴封装，组合起来将耗费⾮常⼤的空间，因此⽬前有两种⽅法，可满⾜缩⼩体积的要求，分别为
SoC（System On Chip）以及SiP（System In Packet）。
在智慧型⼿机刚兴起时，在各⼤财经杂誌上皆可发现SoC这个名词，然⽽SoC究竟是什么东西？简单来说，就是将原本不同功能的IC，整合在⼀颗芯⽚中。藉由这个⽅法，不单可以缩⼩体积，还可以缩⼩不同IC间的距离，提升芯⽚的计算速度。⾄于制作⽅法，便是在IC设计阶段时，将各个不同的IC放在⼀起，再透过先前介绍的设计流程，制作成⼀张光罩。
然⽽，SoC并⾮只有优点，要设计⼀颗SoC需要相当多的技术配合。IC芯⽚各⾃封装时，各有封装外部保护，且IC与IC 间的距离较远，⽐较不会发⽣交互⼲扰的情形。但是，当将所有IC都包装在⼀起时，就是噩梦的开始。IC设计⼚要从原先的单纯设计IC，变成了解并整合各个功能的IC，增加⼯程师的⼯作量。此外，也会遇到很多的状况，像是通讯芯⽚的⾼频讯号可能会影响其他功能的IC等情形。
此外，SoC还需要获得其他⼚商的IP（intellectual property）授权，才能将别⼈设计好的元件放到SoC中。因为制作SoC需要获得整颗IC的设计细节，才能做成完整的光罩，这同时也增加了SoC的设计成本。或许会有⼈质疑何不⾃⼰设计⼀颗就好了呢？因为设计各种IC需要⼤量和该IC相关的知识，只有像Apple这样多⾦的企业，才有预算能从各知名企业挖⾓顶尖⼯程师，以设计⼀颗全新的IC，透过合
作授权还是⽐⾃⾏研发划算多了。
☞折衷⽅案，SiP现⾝
作为替代⽅案，SiP跃上整合芯⽚的舞台。和SoC不同，它是购买各家的IC，在最后⼀次封装这些IC，如此便少了IP授
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议