目录
摘要 (1)
1.1 设计目的 (2)
1.2 设计指标 (2)
1.3 设计要求 (2)
2.设计思路与总体框图 (3)
3.1 555多谐荡电路 (3)
3.3 译码和显示电路 (6)
4.系统设计仿真 (6)
4.1各功能元件的选用与分析 (6)
一．74LS48译码器 (6)
二. 74LS08芯片 (7)
三. 计数及译码显示 (8)
四. 共阴极七段数码管显示器 (10)
五.电阻 (11)
六.电容 (15)
4.2仿真原理总设计图 (17)
丹参提取物
5. 系统硬件焊接与调试 (18)
5.1焊接步骤 (18)
床垫钢丝
石墨舟5.2元件清单 (18)
步进式加热炉5. 3实物图 (19)
5.2硬件电路测试 (20)
总结 (21)
致谢 (22)
参考文献 (23)
二十四进制计数器设计
摘要：24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、二-五-十进制加法器74LS90、译码器74LS48、共阴极LED数码
管等四个模块构成。脉冲利用555设计一个多谐振荡器。各功能模块multisim 软件中描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词：加法器；译码器；显示数码管
1. 设计任务
1.1 设计目的
1. 了解计数器的组成及工作原理。
2. 进一步掌握计数器的设计方法和计数器相互级联的方法。
3. 进一步掌握各芯片的逻辑功能及使用方法。
4. 进一步掌握数字系统的制作和布线方法。
5. 熟悉集成电路的引脚安排。
1.2 设计指标
丙烯酰胺水溶液聚合
1. 以24为一个周期，且具有自动清零功能。
2. 能显示当前计数状态。
1.3 设计要求
1. 画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。并以文字对原理作辅助说明。 2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，利用multisim仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。
4. 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。
5. 在电路板上腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。
2.设计思路与总体框图
计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。图2-1所示为计数器的一般结构框图。
▲图2-1 计数器结构框图
3.系统硬件电路的设计核桃壳滤料
3.1 555多谐荡电路
555多谐振荡器：利用深度正反馈，通过阻容耦合使两个电子器件交替导通与截止，从而自激产生方波输出的振荡器。常用作方波发生器。
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
555定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定
时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555引脚图如下图3-1所示。
▲图3-1 555引脚图
555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上、下比较器提供基准电压.所以称之为555.
555多谐振荡电路由NE555P芯片、电阻和电容组成。由NE555P的3脚输出方波。如图3-2所示。
▲图 2 555多谐振荡电路
3.2 计数器电路
集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。
本设计采用异步清零。由2片74LS90是异步二—五—十进制加法计数器（它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器）、一片与门74LS08和相应的电阻。
由外加送来的计数脉冲（由555电路产生）送入两个计数器的CLK端，电路在计数脉冲的作用下按二进制自然序依次递增1，当个位计数到9时，输出进位信号给十位充当使能信号进位。当计数到24，这显示器个位输出0010（也就是4），显示器十位输出0010也就是2），显示器十位计数器只有QC端有输出，显示器个位计数器只有QB端有输出，将个位的QC、十位的QB端接一个二输入与门，与门输出一路送入十位计数器的清零端，一路送入个位计数器的清零端，将整个电路清零，完成周期为24的计数。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议