DS90C385/DS90C365
+3.3v可编程LVDS发送器，24-Bit平面直角显示器（FPD）85MHz 传输速率，+3.3V可编程LVDS发送器，24-Bit平面直角显示器（FPD）85MHz传输速率 概述：丙纶长丝
DS90C385可将28位的LVCOMS/LVTTL数据
转换为LVDS(Low Voltage Differential Signaling低
与五通道LVDS线路上传输的数据并行传输。传输
时钟的每个周期，28位的输入数据会被采样和发
送。当传输时钟频率为85MHz时，24位的RGB
数据和三位的LCD时序信号和控制信号(FPLINE,
FPFRAME,DRDY)在每个LVDS数据通道上以
595Mbps传输。当使用85MHz时钟，数据输出流张力器
热水泵机械密封量为297.5Mbytes/sec。同样也可购买到的是
DS90C365，可将21位的LVCOMS/LVTTL数据转
换为三通道LVDS数据流。这两种芯片都可以通过
一个专用的引脚来编程，设置上升沿选通或下降沿
选通。一个上升沿选通或下降沿选通发送器将和一
个下降沿选通接收器(DS90CF386/DS90CF366)无
传输逻辑的直接互操作。
DS90C385同时还提供64球的FBGA封装，面
积比TSSOP封装减小44%。
本芯片组是解决EMI和有关TTL接口电缆尺
寸、位宽、高速问题的理想选择。
特点：
■20-85MHz移位时钟支持。
■TxINPUTs有最佳类型和保持时间设置。
■Tx功耗<130mW(typ)@85MHz灰度
■支持VGA,SVGA,XGA和Dual Pixel SXGA
■窄总线减少了电缆的尺寸和成本。
■高达2.38Gbps传输速率。
■高达297.5Megabytes/sec位宽。
■345mV(typ)摆幅LVDS器件，低EMI特性。 ■PLL不需要外部器件。
■兼容TIA/EIA-644LVDS标准。
■低剖面56脚或48脚TSSOP封装。
■DS90C385也提供64球，0.8mm细间距球栅阵列
（FPGA）封装。
结构框图：
绝对最大额定参数(注1):
若用于军事或航空的特殊需要，请联系美国国家半导体公司销售办事处或经销商，以确定规格和可用性。
电源电压（Vcc）-0.3V至+4V COMS/TTL输入电压-0.5V至（Vcc+0.3V）LVDS驱动器输出电源-0.3V至（Vcc+0.3V）LVDS输出短路电流持续平滑结温+150℃存储温度-65℃至+150℃焊接温度（焊接，4秒）+260℃回流焊温度（20秒对于FBGA）+220℃封装最大功耗（25℃时） MTD56(TSSOP)封装：
DS90C385MTD 1.63W MTD48(TSSOP)封装：
DS90C365MTD 1.98W
SLC64(FBGA)封装：
DS90C385SLC 2.0W 封装功耗变化：
DS90C385MTD+25℃以上时12.5mW/℃DS90C365MTD+25℃以上时16mW/℃DS90C385SLC+25℃以上时10.2mW/℃ESD额定值：
(HBM,1.5kΩ,100pF)>7kV (EIAJ,0Ω,200pF)>500V 闩锁容忍（25℃时）>±300mA
推荐操作条件：
最小平均最大单位电源电压（Vcc） 3.0 3.3 3.6V 操作环境温度（T A）-10+25+70℃电源噪声电压（Vcc）100mV PP TxCLKIN频率2085MHz
电气特性：
在推荐的操作电源和温度范围，除非另有说明。
符号参数条件最小值典型值最大值单位LVCOMS/LVTTL直流参数规格
V IH高电平输入电压 2.0Vcc V V IL低电平输入电压GND0.8V V CL输入钳位电压I CL=-18mA-0.79-1.5V I IN输入电流V IN=0.4V、2.5V或Vcc+1.8+10µA
V IN=GND-100µA LVDS直流参数规格
V OD差分输出电压R L=100Ω250345450mV ΔV OD差分输出电压变化范围35mV V OS偏移电压 1.125 1.25 1.375V ΔV OS偏移电压变化范围35mV L OS输出短路电流V OUT=0V，R L=100Ω-3.5-5mA L OZ输出三态电流Power Down=0V，
V OUT=0V或Vcc
±1±10µA 发送器电源电流
ICCTW发送器电源电流
最大耗电情况，
DS90C385R L=100Ω，
C L=5pF，
最耗电模式
（图1，图4）
f=32.5MHz3145mA
f=40MHz3250mA
f=65MHz3755mA
f=85MHz4260mA
ICCTG发送器电源电流
16灰度模式，cgw
DS90C385R L=100Ω，
C L=5pF，
16灰度模式
（图2，图4）
f=32.5MHz2938mA
f=40MHz3040mA
f=65MHz3545mA
f=85MHz3950mA
电气特性（续）：
在推荐的操作电源和温度范围，除非另有说明。
符号参数条件最小值典型值最大值单位发送器电源电流
ICCTW发送器电源电流
最大耗电情况，
DS90C365R L=100Ω，
C L=5pF，
最耗电模式
（图1，图4）
f=32.5MHz2842mA
f=40MHz2947mA
f=65MHz3452mA
f=85MHz3957mA
ICCTG发送器电源电流
16灰度模式，
DS90C365R L=100Ω，
C L=5pF，
16灰度模式
（图3，图4）
f=32.5MHz2635mA
f=40MHz2737mA
f=65MHz3242mA
f=85MHz3647mA
ICCTZ发送器电源电流
掉电模式Power Down=Low（使能），
掉电模式下驱动端口为三
态模式。
1055µA
注1：“绝对最大额定值”是指超过此值后器件安全性不能得到保证，它们并不意味着器件应该在这些值下操作。“电气特性”的表指定设备的运行情况。
注2：典型值是针对Vcc=3.3V且T A=+25℃条件下给出的。
平面音响注3：电流流入器件引脚定义为正方向。电流流出器件引脚定义为负方向。电压以地作为参考，除非另有指定（V OD和ΔV OD除外）。
注4：V OS之前被称为V CM。
推荐发送器输入特性：
在推荐的操作电源和温度范围，除非另有说明。
符号参数最小值典型值最大值单位TCIT TxCLK IN转换时间（图6） 1.0 6.0ns TCIP TxCLK IN周期（图7）11.76T50ns TCIH TxCLK IN高电平时间（图7）0.35T0.5T0.65T ns TCIL TxCLK IN低电平时间（图7）0.35T0.5T0.65T ns TXIT TxIN转换时间 1.5 6.0ns
发送器开关特性：
在推荐的操作电源和温度范围，除非另有说明。
符号参数最小值典型值最大值单位LLHT LVDS低电平到高电平的过度时间（图5）0.75 1.5ns LHLT LVDS高电平到低电平的过度时间（图5）0.75 1.5ns
TPPos0发送器输出脉冲第0位(图13，,14)(注5)
f=40MHz -0.2500.25ns
TPPos1发送器输出脉冲第1位 3.32 3.57 3.82ns TPPos2发送器输出脉冲第2位 6.897.147.39ns TPPos3发送器输出脉冲第3位10.4610.7110.96ns TPPos4发送器输出脉冲第4位14.0414.2914.54ns TPPos5发送器输出脉冲第5位17.6117.8618.11ns TPPos6发送器输出脉冲第6位21.1821.4321.68ns
发送器开关特性（续）：
在推荐的操作电源和温度范围，除非另有说明。
符号参数最小值典型值最大值单位
TPPos0发送器输出脉冲第0位(图13，,14),(注5)
f=65MHz -0.2000.20ns
TPPos1发送器输出脉冲第1位 2.00 2.20 2.40ns TPPos2发送器输出脉冲第2位 4.20 4.40 4.60ns TPPos3发送器输出脉冲第3位 6.39 6.59 6.79ns TPPos4发送器输出脉冲第4位8.598.798.99ns TPPos5发送器输出脉冲第5位10.7910.9911.19ns TPPos6发送器输出脉冲第6位12.9913.1913.39ns
TPPos0发送器输出脉冲第0位(图13，,14),(注5)
f=85MHz -0.2000.20ns
TPPos1发送器输出脉冲第1位 1.48 1.68 1.88ns TPPos2发送器输出脉冲第2位 3.16 3.36 3.56ns TPPos3发送器输出脉冲第3位 4.84 5.04 5.24ns TPPos4发送器输出脉冲第4位 6.52 6.72 6.92ns TPPos5发送器输出脉冲第5位8.208.408.60ns TPPos6发送器输出脉冲第6位9.8810.0810.28ns TSTC TxIN传输到TxCLK IN（图7） 2.5ns THTC TxIN保持到TxCLK IN（图7）0ns TCCD TxCLK IN到TxCLK OUT的延迟（图8）T A=25℃,
Vcc=3.3V
3.8 6.3ns
TxCLK IN到TxCLK OUT的延迟（图8） 2.87.1ns
TJCC发送器每个周期间的时间波动（图15）（注6）f=85MHz110150ps f=65MHz210230ps f=40MHz350370ps
平衡木多宽TPLLS发送器锁相环设定（图9）10ms TPDD发送器掉电延迟（图12）100ns 注5：最大和最小极限是对器件的工艺性能、电压和温度范围统计分析得到的。这个参数仅在自动测试设备（ATE）上进行了功能测试。
注6：这些限制基于器件在电源电压范围内的抖动响应平台特性。当数据输入在采样，一个周期间的+/-3ns的抖动被施加到时钟信号输入端，输出时钟抖动受此抖动量化。一个3ns的抖动，对于现有的绝大多数图形控制器VGA芯片来说，将在时钟边沿引发最坏的跳跃。此参数在AN-1059中所述计算系统余量时使用。
交流时序图：
交流时序图（续）：
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议