首页 > 专利信息

存储器子阵列的并行存取的制作方法

存储器子阵列的并行存取
1.交叉参考
2.本专利申请案主张由米里奇尼(mirichigni)等人在2019年7月18日申请的标题为“存储器子阵列的并行存取(parallel access for memory subarrays)”的第16/515,629号美国专利申请案的优先权，所述案已让渡给其受让人且以其全文引用方式明确地并入本文中。

背景技术：

3.下文大体上涉及一种包含至少一个存储器装置的系统且更具体来说涉及存储器子阵列的并行存取。
4.存储器装置广泛用来将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最通常存储两种状态中的一者，通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两种状态。为了存取经存储的信息，所述装置的组件可读取或感测存储器装置中的至少一个经存储状态。为了存储信息，所述装置的组件可将状态写入或编程于存储器装置中。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，feram)可甚至在不存在外部电源的情况下维持其经存储的逻辑状态达延长时段。易失性存储器装置(例如，dram)可在与外部电源断开连接时丢失其经存储的状态。
6.可将存储器装置组织成存储体，接着可将所述存储体组织成各自含有存储器胞元行的子阵列。存取操作可用来存取存储于存储器胞元上的数据，其可能涉及开启存储体的子阵列内的存储器胞元行的激活命令、存取例如，读取或写入)经开启的行中的数据的存取命令(例如，读取命令或写入命令)及关闭经开启的行的预充电命令。
附图说明
7.图1说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的系统的实例。
8.图2说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的存储器裸片的实例。
9.图3说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的存储器存储系统的实例。
10.图4到7说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的命令时间线的实例。
11.图8展示根据本公开的方面的支持存储器子阵列的并行存取的存储器装置的框图。
12.图9展示根据本公开的方面的支持存储器子阵列的并行存取的主机装置的框图。
13.图10到13展示说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的一方法或若干方法的流程图。
具体实施方式
14.为了存取存储器装置(例如，随机存取存储器(ram)装置)的存储体内的子阵列的行内的存储器胞元，可执行可由用于存储器装置(例如，由主机装置或所述主机装置的控制器发送)的单独对应命令触发的单独操作。例如，存储器装置可接收存储器胞元行的激活命令，所述激活命令可触发激活操作。所述激活操作可开启给定存储体的给定子阵列内的存储器胞元行。在激活命令之后，存储器装置可接收针对经开启的行的存取命令(例如，读取、写入、编程、重写等)。基于存取命令，存储器装置可从经开启的行的一或多个存储器胞元读取数据或将数据写入到经开启的行的一或多个存储器胞元。接着，存储器装置可接收针对经开启的行的预充电命令。基于预充电命令，存储器装置可关闭经开启的行，此可导致存取操作的完成。
15.存储器装置的存储体内的子阵列可利用本地行缓冲器来存取存储于相应存储器子阵列中的数据(例如，存储体中的每一子阵列可具有对应本地行缓冲器)。然而，一些存储器装置可每存储体仅支持单组有效相位，其中相位可指代时序信号或控制与执行例如激活、存取及预充电命令的命令相关联的内部操作(例如，在存储体内部)的其它控制信号。在一些情况中，如果在逐存储体基础上维持相位，那么在完成存储体中的先前存取的行的预充电操作之后才可能发生存取相同存储体中的后续行，无关于先前存取的行及后续行是否在所述存储体内的相同子阵列中或在不同子阵列中。例如，可能无法同时维持与开启后续行相关联的相位及与关闭先前存取的行相关联的相位(例如，新产生的相位可盖写或以其它方式损毁所述存储体的先前产生的相位)。预充电操作完成(例如，关闭一或多个存储器胞元行)与后续存储器胞元行的激活命令之间的延迟可引起延时，此可增加存取存储器装置内的存储器胞元的时间量。
16.根据本文中的方面，可在已完成存储体中的先前开启的存储器胞元行的预充电操作之前存取相同存储体中的子阵列的行，前提是两个行在所述存储体内的不同子阵列中。此可允许并行存取相同存储体内的不同子阵列(例如，存储体中的一个子阵列的存取在时间上可与所述存储体中的另一子阵列的存取至少部分地重叠)，此可提供减少的延时以及如所属领域的一般技术人员可明白的其它性能益处。
17.例如，除了所述存储体内的每一子阵列具有其自身行缓冲器，所述存储体内的每一子阵列还可(例如，可包含或耦合)相关联于相应本地锁存电路，所述本地锁存电路可独立于与其它子阵列甚至相同存储体内的其它子阵列的命令相关联的任何相位而维持(保留、存储)与所述子阵列的命令相关联的相位(例如，激活命令、存取命令或预充电命令的相位)。在一些情况中，锁存可被视为子阵列的相位的复制，其可在子阵列或存储体外部产生(例如，由存储器控制器或非特定于子阵列的其它组件)，接着，锁存电路可维持外部产生的相位的复制版本，且可使用本地复制品来执行相关联命令，即使存储器装置接收针对其它子阵列的新命令(其可损毁除如由锁存电路维持以外的相位，例如，可损毁如在子阵列或存储体外部产生的原始相位)。
18.例如，如果在第一行的预充电操作完成之前(例如，使用缩短的行预充电时间
(trp_s))接收相同存储体(例如，不同子阵列)的激活信号，那么预充电操作无论如何可一直继续到第一行关闭，因为可使用锁存电路将预充电相位本地地维持于子阵列处。然而，在一些情况中，因为每一子阵列可与一个对应锁存电路相关联，所以锁存电路系统无法同时维持与相同子阵列中的两个行相关联的相位。在此类例子中，可在完成相同子阵列中的第一行的预充电操作之后(例如，使用默认行预充电时间(trp)，其可长于trp_s)接收相同子阵列中的第二行的激活信号。在一些情况中，trp(无论默认trp或trp_s)可表示在发出先前开启的行的预充电命令与发出随后(例如，立即连续)开启的行的激活命令之间发生(例如，由主机装置观察到)的时钟循环的数目，其可为最小时钟循环数目。
19.首先，在如参考图1及2所描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图3到7所描述的命令时间线的上下文中描述本公开的特征。参考如参考图8到13所描述的与存储器子阵列的并行存取相关的设备图及流程图进一步说明及描述本公开的这些及其它特征。
20.图1说明根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及耦合外部存储器控制器105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
21.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置或类似物的实例。存储器装置110可为所述系统的组件，其经配置以存储系统100的一或多个其它组件的数据。
22.系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、某个其它固定或便携式电子装置或类似物。在一些情况中，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况中，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形卡。
23.在一些实例中，主机装置可将多个激活命令传输到存储器装置110(例如，经由外部存储器控制器105)。例如，主机装置可确定存取存储器装置110内的一或多个存储器胞元行(例如，在存储器装置110的相同或不同子阵列内，在存储器装置110的相同或不同存储体内)且可传输存取第一存储器胞元行的激活命令及存取第二存储器胞元行的第二激活命令。第一行及第二行可在相同存储体中，且主机装置可基于第一存储器胞元行及第二存储器胞元行也在所述存储体的相同子阵列中或在不同子阵列中而确定传输第二激活命令的时间。根据一些方面，当确定传输第二激活命令的时间时，主机装置可在默认trp或trp_s之间进行选择。选定默认trp或trp_s可指示(指定)从主机装置传输预充电命令到关闭第一存储器胞元行之间的延迟，所述延迟可在传输第一激活命令之后发生。主机装置可在将预充电命令传输到第一行后以对应于选定默认trp或trp_s的延迟(两个命令之间的持续时间)传输第二激活命令。
24.在一些情况中，存储器装置110可为独立装置或组件，其经配置以与系统100的其它组件通信且提供物理存储器地址/空间以潜在地由系统100使用或参考。在一些实例中，
存储器装置110可配置以与至少一种或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持用来调制信号的调制方案、用于传达信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序惯例及/或其它因素。
25.存储器装置110可经配置以存储系统100的组件的数据。在一些情况中，存储器装置110可充当系统100的从属型装置(例如，通过外部存储器控制器105作出响应且执行由系统100提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持所期望或指定数据存储容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(还称为多芯片存储器或封装)。
26.系统100可进一步包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130及输入/输出(i/o)控制器135。系统100的组件可使用总线140彼此电子通信。
27.处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(cpu)、图形处理单元(gpu)、通用图形处理单元(gpgpu)或单芯片系统(soc)以及其它实例的实例。
28.bios组件125可为包含作为固件操作的bios的软件组件，其可初始化且运行系统100的各种硬件组件。bios组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、i/o控制器135等)之间的数据流。bios组件125可包含存储于只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。
29.外围组件130可为可集成到系统100中或与系统100集成在一起的任何输入或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口或外围卡槽，例如外围组件互连件(pci)或专用图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
30.i/o控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与系统100集成在一起的外围装置。在一些情况中，i/o控制器135可表示到外部外围组件的物理连接或端口。
31.输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。此可包含用户接口或与其它装置对接或在其它装置之间对接。在一些情况中，输入145可为经由一或多个外围组件130与系统100对接或可由i/o控制器135管理的外围装置。
32.输出150可表示系统100外部的装置或信号，其经配置以从系统100或其组件中的任何者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些情况中，输出150可为经由一或多个外围组件130与系统100对接或可由i/o控制器135管理的外围装置。
33.系统100的组件可由经设计以实行其功能的通用或专用电路系统组成。此可包含
经配置以实行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
34.存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-n)。存储器阵列170可为存储器胞元的集合(例如，网格)，其中每一存储器胞元经配置以存储至少一个数字数据位。参考图2更详细地描述存储器阵列170及/或存储器胞元的特征。
35.在一些实例中，存储器阵列170可包含多个存储体，且每一存储体可包含多个子阵列。在一些情况中，每一子阵列包含多个存储器胞元行，所述多个存储器胞元行可被外部装置(例如，主机装置、外部存储器控制器105)存取。给定子阵列可包含或利用对应锁存电路，所述锁存电路可允许存储器装置110独立于其它子阵列甚至相同存储体中的其它子阵列中的存储器胞元行的相位而维持给定子阵列的存储器胞元行的相位(例如，与例如预充电命令的存取操作相关联的时序信号)。
36.存储器装置110可为二维(2d)存储器胞元阵列的实例或可为三维(3d)存储器胞元阵列的实例。例如，2d存储器装置可包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-n)。在3d存储器装置中，多个存储器裸片160-n可经堆叠于彼此顶部上或彼此紧邻。在一些情况中，3d存储器装置中的存储器裸片160-n可称为层面、层阶、层或裸片。3d存储器装置可包含任何数量的堆叠式存储器裸片160-n(例如，高到两个、高到三个、高到四个、高到五个、高到六个、高到七个、高到八个)。与单个2d存储器装置相比，此可增加可经定位于衬底上的存储器胞元的数量，其又可降低生产成本或增加存储器阵列的性能或两者。在某个3d存储器装置中，不同层面可分享至少一个共同存取线使得一些层面可分享字线、数字线及/或板线中的至少一者。
37.装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件及软件且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况中，存储器装置110可从外部存储器控制器105接收数据及/或命令。例如，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110将存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制且传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似物。
38.本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本
文中所描述的存储器装置110的操作。在一些情况中，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
39.外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据及/或命令通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者使得系统100的组件可无需知道存储器装置的操作的细节。系统100的组件可将外部存储器控制器105满意的请求呈现给外部存储器控制器105(例如，存取命令，包含读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况中，外部存储器控制器105可包含产生共同(源极)系统时钟信号的系统时钟。在一些情况中，外部存储器控制器105可包含产生共同(源极)数据时钟信号的共同数据时钟。
40.外部存储器控制器105可为主机装置的部分或与主机装置相关联且可将一或多个命令发送到存储器装置110。在一些实例中，外部存储器控制器可将开启子阵列中的存储器胞元行的激活命令发送到存储器装置110，之后将存取所述子阵列中的存储器胞元行的存取命令发送到存储器装置110。外部存储器控制器105可确定存取第二存储器胞元行(例如，在相同或不同子阵列中)且可基于trp或trp_s而选择用于将第二激活命令发送到存储器装置110的时间，所述trp或所述trp_s中的每一者可对应于第一行的预充电命令与第二激活命令之间的延迟(例如，等待持续时间)。例如，如果第二存储器胞元行在不同于第一存储器胞元行的子阵列中，那么外部存储器控制器105可根据trp_s确定在第一存储器胞元行的预充电命令后发送开启第二存储器胞元行的第二激活命令。在其它情况中，如果第二存储器胞元行在相同子阵列中，那么外部存储器控制器105可根据trp确定在第一存储器胞元行的预充电命令后发送开启第二存储器胞元行的第二激活命令。
41.在一些情况中，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120来实施。例如，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件，或其某个组合。虽然外部存储器控制器105被描绘为在存储器装置110外部，但在一些情况中，外部存储器控制器105或本文中所描述的其功能可由存储器装置110来实施。例如，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件，或其某个组合。在一些情况中，外部存储器控制器105可跨处理器120及存储器装置110分布使得外部存储器控制器105的部分由处理器120来实施且其它部分由装置存储器控制器155或本地存储器控制器165来实施。同样地，在一些情况中，本文中归于装置存储器控制器155或本地存储器控制器165的一或多个功能可由外部存储器控制器105(与处理器120分离或如包含于处理器120中)来执行。
42.系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的终端之间的一或多个信号路径或传输媒体(例如，导体)。例如，通道115可包含在外部存储器控制器105处包含一或多个引脚或衬垫且在存储器装置110处包含一或多个引脚或衬垫的第一终端。引脚可为系统100的装置的导电输入或输出点，且引脚可经配置以充当通道的部分。
43.在一些情况中，终端的引脚或衬垫可为通道115的信号路径的部分。额外信号路径可与通道的终端耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从通道115的终端路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，存储器装置110或其组件内部(例如存储器裸片160内部)的信号路径)。
44.通道115(及相关联信号路径及终端)可专用于传达特定类型的信息。在一些情况中，通道115可为汇总通道且因此可包含多个个别通道。例如，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。通过通道传达的信号可使用双倍数据速率(ddr)时序方案。例如，信号的一些符号可经寄存于时钟信号的上升边缘上且所述信号的其它符号可经寄存于所述时钟信号的下降边缘上。通过通道传达的信号可使用单倍数据速率(sdr)信令。例如，可针对每一时钟循环寄存所述信号的一个符号。
45.在一些情况中，通道115可包含一或多个命令及地址(ca)通道186。ca通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。例如，ca通道186可包含具有所期望数据的地址的读取命令。在一些情况中，ca通道186可经寄存于上升时钟信号边缘及/或下降时钟信号边缘上。在一些情况中，ca通道186可包含任何数量的信号路径以解码地址及命令数据(例如，八个或九个信号路径)。
46.在一些情况中，通道115可包含一或多个时钟信号(ck)通道188。ck通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些情况中，时钟信号可为差分输出(例如，ck_t信号及ck_c信号)且ck通道188的信号路径可对应地配置。在一些情况中，时钟信号可为单端型。ck通道188可包含任何数量的信号路径。在一些情况中，时钟信号ck(例如，ck_t信号及ck_c信号)可为命令提供时序参考且为存储器装置110提供寻址操作或为存储器装置110提供其它全系统操作。因此，时钟信号ck可不同地称为控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。
47.在一些情况中，通道115可包含一或多个数据(dq)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。例如，数据通道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
48.在一些情况中，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。
49.通道115可使用多种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的通道或其某个组合。例如，在一些情况中，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。
50.可使用多种不同调制方案调制通过通道115传达的信号。在一些情况中，二进制符号(或二进制电平)调制方案可用来调制在外部存储器控制器105与存储器装置110之间传
达的信号。二进制符号调制方案可为m进制调制方案的实例，其中m等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零(nrz)、单极编码、双极编码、曼彻斯特(manchester)编码、具有两个符号(例如，pam2)的脉冲振幅调制(pam)及/或其它。
51.在一些情况中，多符号(或多电平)调制方案可用来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为m进制调制方案的实例，其中m大于或等于3。多符号调制方案的每一符号可经配置以表示多于一个数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)pam3、pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)及/或其它。多符号信号(例如，pam3信号或pam4信号)可为使用调制方案调制的信号，所述调制方案包含至少三个电平以编码一个以上信息位。多符号调制方案及符号可替代地称为非二进制、多位或较高阶调制方案及符号。
52.图2说明根据如本文中所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器胞元205。每一存储器胞元205可编程以存储两种或更多种状态。例如，存储器胞元205可经配置以每次存储一个数字逻辑位(例如，逻辑0及逻辑1)。在一些情况中，单个存储器胞元205(例如，多电平存储器胞元)可经配置以每次存储一个以上数字逻辑位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
53.存储器胞元205可存储代表电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含电介质材料以存储代表可编程状态的电荷。在其它存储器架构中，其它存储装置及组件是可能的。例如，可采用非线性电介质材料(例如，铁电材料)。
54.可通过激活或选择例如字线210及/或数字线215的存取线而对存储器胞元205执行例如读取及写入的操作。在一些情况中，数字线215还可称为位线。在不损失理解或操作的情况下，对存取线、字线及数位线或其类似物的引用可互换。激活或选择字线210或数字线215可包含将电压施加到相应线。
55.存储器裸片200可包含布置成网格状图案的存取线(例如，字线210及数字线215)。存储器胞元205可经定位于字线210及数位线215的交叉点处。通过加偏压于字线210及数字线215(例如，将电压施加到字线210或数位线215)，可在其交叉点处存取单个存储器胞元205。
56.可通过行解码器220或列解码器225控制存取存储器胞元205。例如，行解码器220可从本地存储器控制器260接收行地址且基于经接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且基于经接收的列地址激活数字线215。例如，存储器裸片200可包含多个字线210(标记为wl_1到wl_m)及多个数字线215(标记为dl_1到dl_n)，其中m及n取决于存储器阵列的大小。因此，通过激活字线210及数字线215(例如，wl_1及dl_3)，可存取其交叉点处的存储器胞元205。字线210与数位线215的交叉点(在二维或三维配置中)可称为存储器胞元205的地址。
57.存储器胞元205可包含逻辑存储组件，例如电容器230及开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合且电
容器230的第二节点可与电压源240耦合。在一些情况中，电压源240可为胞元板参考电压(例如vpl)或可接地(例如vss)。在一些情况中，电压源240可为与板线驱动器耦合的板线的实例。开关组件235可为晶体管或选择性地建立或撤销建立两个组件之间的电子通信的任何其它类型的开关装置的实例。
58.在一些实例中，存储器胞元205的部分可为存储体的子阵列的存储器胞元205的行的部分。可通过一或多个命令存取(例如，由主机装置存取)存储器胞元205的行。例如，可基于激活命令而开启存储器胞元205的行，存取命令(例如，读取命令或写入命令)可存取存储于存储器胞元205的行上的数据或将数据写入到存储器胞元205的行，且可基于预充电命令关闭存储器胞元205的行。在预充电命令后的第一延迟(例如，对应于trp)之后，可通过激活命令执行存取相同子阵列内的存储器胞元205的第二行。在预充电命令后的第二较短延迟(例如，对应于trp_s)之后，可通过激活命令执行存取不同子阵列内的存储器胞元205的第二行。
59.选择或撤销选择存储器胞元205可通过激活或撤销激活开关组件235来完成。电容器230可使用开关组件235与数字线215电子通信。例如，电容器230可在撤销激活开关组件235时与数字线215隔离，且电容器230可在激活开关组件235时与数字线215耦合。在一些情况中，开关组件235是晶体管且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况中，开关组件235可为p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子通信且可基于施加到字线210的电压激活/撤销激活开关组件235。
60.字线210可为与存储器胞元205电子通信的导电线，其用来对存储器胞元205执行存取操作。在一些架构中，字线210可与存储器胞元205的开关组件235的栅极电子通信且可经配置以控制存储器胞元的开关组件235。在一些架构中，字线210可与存储器胞元205的电容器的节点电子通信且存储器胞元205可不包含开关组件。
61.数字线215可为连接存储器胞元205与感测组件245的导电线。在一些架构中，存储器胞元205可在存取操作的部分期间选择性地与数字线215耦合。例如，字线210及存储器胞元205的开关组件235可经配置以耦合及/或隔离存储器胞元205的电容器230与数字线215。在一些架构中，存储器胞元205可与数字线215电子通信(例如，恒定)。
62.感测组件245可经配置以检测存储于存储器胞元205的电容器230上的状态(例如，电荷)且基于经存储的状态确定存储器胞元205的逻辑状态。在一些情况中，由存储器胞元205存储的电荷可极其小。因而，感测组件245可包含一或多个感测放大器以放大存储器胞元205的信号输出。感测放大器可在读取操作期间检测数字线215的电荷的小变化且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器胞元205的电容器230可将信号输出(例如，使电荷放电)到其对应数位线215。所述信号可引起数字线215的电压变化。感测组件245可经配置以比较跨数字线215从存储器胞元205接收的信号与参考信号250(例如，参考电压)。感测组件245可基于所述比较确定存储器胞元205的经存储的状态。例如，在二进制信令中，如果数字线215具有高于参考信号250的电压，那么感测组件245可确定存储器胞元205的经存储状态是逻辑1，且如果数字线215具有低于参考信号250的电压，那么感测组件245可确定存储器胞元205的经存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测及放大信号的差异。存储器胞元205的检测到的逻辑状态
可被提供为感测组件245的输出(例如，到输入/输出组件255)，且可(例如，直接或使用本地存储器控制器260)向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器控制器155)指示检测到的逻辑状态。
63.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225及感测组件245)控制存储器胞元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况中，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共置。本地存储器控制器260可经配置以：从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据；将所述命令及/或数据转译为可由存储器裸片200使用的信息；对存储器裸片200执行一或多个操作；及响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的经施加电压或电流的振幅、形状或持续时间可经调整或改变且可针对在操作存储器裸片200时论述的各种操作而不同。
64.在一些情况中，本地存储器控制器260可经配置以执行对存储器裸片200的一或多个存储器胞元205的写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器胞元205可经编程以存储所期望逻辑状态。在一些情况中，可在单个写入操作期间编程多个存储器胞元205。本地存储器控制器260可识别对其执行写入操作的目标存储器胞元205。本地存储器控制器260可识别与目标存储器胞元205电子通信的目标字线210及目标数字线215(例如，目标存储器胞元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器胞元205。本地存储器控制器260可在写入操作期间将特定信号(例如，电压)施加到数字线215以将特定状态(例如，电荷)存储于存储器胞元205的电容器230中，所述特定状态(例如，电荷)可指示所期望逻辑状态。
65.在一些情况中，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器胞元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器胞元205中的逻辑状态。在一些情况中，可在单个读取操作期间感测多个存储器胞元205。本地存储器控制器260可识别对其执行读取操作的目标存储器胞元205。本地存储器控制器260可识别与目标存储器胞元205电子通信的目标字线210及目标数字线215(例如，目标存储器胞元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器胞元205。目标存储器胞元205可响应于加偏压于存取线而将信号传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可触发感测组件245(例如，锁存感测组件245)且由此比较从存储器胞元205接收的信号与参考信号250。基于所述比较，感测组件245可确定存储于存储器胞元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储于存储器胞元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。
66.在一些存储器架构中，存取存储器胞元205可使存储于存储器胞元205中的逻辑状态降级或损毁。例如，在dram架构中执行的读取操作可使目标存储器胞元的电容器部分地或完全地放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器胞元返回到
其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器胞元。在一些情况中，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如字线210)可干扰存储于与所述存取线电子通信的一些存储器胞元中的状态。因此，可对尚未被存取的一或多个存储器胞元执行重写操作或刷新操作。
67.图3说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的存储器存储系统300的实例。存储器存储系统300可包含主机装置305及存储器装置310。主机装置305可包含存储器控制器315(其可为如参考图1所描述的外部存储器控制器的实例)，所述存储器控制器315可通过ca总线320及/或数据总线325与存储器装置310通信(其可为如参考图1所描述的存储器装置110的实例)。存储器装置310可利用dram、feram或其它类型的存储器来将数据存储于存储器装置310处。存储于存储器装置310中的数据可由存储器控制器315存取且存储器控制器315存取存储于存储器装置310处的数据的过程可称为存取操作。
68.存取操作，例如读取或写入操作可作为一系列命令(例如，作为命令序列)传达(例如，由主机装置305发送)到存储器装置310。可由存储器控制器315通过ca总线320(其是ca总线186的实例)将所述命令传达到存储器装置310。所述命令可由存储器装置310接收，且可在存储器装置310处触发对应操作以读取、写入或以其它方式存取由存储器装置310存储的数据(例如，在存储器装置310的一或多个存储器胞元处)。可通过数据总线325(其是dq总线190的实例)在主机装置305与存储器装置310之间传达存储于存储器装置310处或写入到存储器装置310的数据。
69.存储器装置310可包含多个子阵列335。子阵列335可存储存储器装置310中所含有的数据。子阵列335可被分为存储体330。在一些实例中，存储器装置310可含有三十二个存储体330，所述三十二个存储体330中的每一者可包含存储器胞元的多个子阵列335。例如，一或多个存储体330可含有十六个子阵列335。第一子阵列335-a及第二子阵列335-b可为子阵列335的实例且如此实例中所展示，经定位于存储器装置310的两个不同存储体330中。子阵列335可各自含有可存储与存储器装置310相关联的数据或可将数据写入到存储器装置310的个别存储器胞元行，例如行340。
70.在一些情况中，由存储器装置310接收的命令可引起存储器装置310产生一或多个相关相位(例如，使用相位产生器350)。例如，针对由存储器装置310接收的每一激活、存取或预充电命令，存储器装置310的相位产生器350可产生相关相位集。所述相关相位集可指代或可包含共同地触发或以其它方式控制子阵列335内的内部操作的序列的时序信号，执行命令操作可包含执行此类内部操作的集合(例如，在子阵列335处执行激活操作可包含执行相控内部操作的第一集合，在子阵列335处执行例如读取或写入操作的存取操作可包含执行相控内部操作的第二集合，且在子阵列335处执行预充电操作可包含执行相控内部操作的第三集合)。因此，所述相位可管控所述命令所针对的给定子阵列335的给定行的存取操作的内部时序。在一些实例中，所述相位可为内部时序信号，其在个别行基础上触发对应于命令操作的电操作(例如，物理电操作)以存取给定行340的存储器胞元。
71.存储器装置310可包含任何数目个相位产生器350(例如，每子阵列335一个，每存储体330一个，每存储器裸片一个或每存储器装置310一个)。作为一个实例，相位产生器350可包含于存储器装置310中包含的装置存储器控制器155或本地存储器控制器165的方面中或包含所述装置存储器控制器155或所述本地存储器控制器165的方面。作为另一实例，相
位产生器350可包含逻辑或其它专用电路系统，所述逻辑或其它专用电路系统可包含于对应命令所针对的存储体330中，与其耦合或以其它方式与其相关联(例如，每一存储体330可包含相应相位产生器350，与其耦合或以其它方式与其相关联)，即，可在每存储体330基础上产生相位。在存储器装置310内但在对应子阵列335的外部产生的相位及其它信号可称为全局相位或信号。作为另一实例，每一子阵列335可包含相应相位产生器350，与其耦合或以其它方式与其相关联，且可本地地产生每一子阵列335的相位。
72.可每存储体330产生全局相位。此可支持同时(并行，存取不同存储体330中的行在时间上至少部分重叠)存取不同存储体330。在一些实例中，可在存储器装置310中的存储体330中的行340上发生激活及/或预充电操作时，在不同存储体330中的行340上发生激活及/或预充电操作。
73.在一些实例中，每一子阵列335可包含、使用或以其它方式相关联于对应(例如，一个对应)行缓冲器以存取存储于子阵列335中的数据。另外或替代地，存储体330内的每一子阵列335可包含、使用或以其它方式相关联于对应锁存电路345，所述锁存电路345可复制与子阵列335相关联的相位且独立于与存储体330或存储器装置310中的剩余子阵列335相关联的相位而维持(保存、存储)所述相位。例如，锁存电路345可存储全局相位的复制版本(复本)或与对应子阵列335相关联(用于在对应子阵列335上执行操作)的其它信号。锁存电路345可使存储器存储系统300能够根据本文中所描述的实例进行优化。例如，此可支持同时(并行，其中存取相同存储体330的不同子阵列335中的行在时间上至少部分重叠)存取相同存储体330的不同子阵列335。在一些实例中，在存储器装置310中的存储体330的第一子阵列335中的行340上发生激活及/或预充电操作时，可在存储体330的第二子阵列中的行340上发生激活及/或预充电操作。
74.存取行340可涉及一或多个操作，且每一操作可促成存取所述行的总延时。此类操作可基于(回应于)对应命令，所述命令可由存储器控制器315传达到存储器装置310。存取存储体330中的子阵列335内的行340的命令可包含激活命令(对应于激活操作)、存取命令(对应于例如，读取操作、写入操作、编程操作、复位操作、重写操作)及预充电命令(对应于预充电操作)。所述激活操作可开启存储器胞元行340。所述存取操作可存取经开启的(例如，经激活)的行340中所含有的数据(例如，在读取操作的情况中)或将数据写入到经开启的行340中(例如，在写入操作的情况中)。所述预充电操作可关闭经开启的行340。
75.可执行全部三个操作以存取存储器装置310的存储体330中的子阵列335内的存储器胞元行340。在一些实例中，可在存取操作之前执行激活操作以开启行340。另外，可在存取操作之后执行预充电操作以关闭经激活的行340。在一些情况中，可在相同存储体330中的行340的后续存取操作之前执行预充电操作。可将对应命令从存储器控制器315传达到存储器装置310作为一系列命令(例如，作为命令序列)。所述命令可包含激活命令、存取命令及预充电命令，且可按照执行对应操作的顺序来接收。
76.图4说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的命令时间线400的实例。图4说明存储器装置的不同存储体内的两个不同子阵列中的两个行的实例性存取，所述存储体可为如关于图3所描述的对应装置的实例。例如，第一存储体405及第二存储体435可为存储器装置内的两个个别存储体。
77.包含第一存储体405及第二存储体435的存储器装置可从例如图3的存储器控制器
315的主机装置接收命令。主机装置可通过ca总线320-a将命令传达到存储器装置。可通过相同ca总线320-a接收与第一存储体405及第二存储体435相关联的命令，但为了清楚地说明与两个存储体405、435相关联的单独命令而在图4中可出现ca总线320-a的两个例子。
78.存储器装置可通过ca总线320-a接收第一存储体405中的存储器胞元行(例如，在子阵列中)的第一激活命令415。第一激活命令415可触发激活相位，所述激活相位可包括用来开启第一存储体405中的行的内部操作的时序或其它信号。
79.存储器装置可随后通过ca总线320-a接收第一存储体405中的行内的一或多个存储器胞元的第一存取命令420。第一存取命令420可触发额外相位(未展示)，所述额外相位可包括用来读取、写入或以其它方式存取第一存储体405中的开启行内的存储器胞元的内部操作的时序或其它信号。
80.存储器装置可随后通过ca总线320-a接收第一存储体405中的行的第一预充电命令425。第一预充电命令425可触发预充电相位(未展示)，所述预充电相位可包括用来关闭第一存储体405中的行的内部操作的时序或其它信号。
81.存储器装置还可通过ca总线320-a接收第二存储体435中的存储器胞元行(例如，在一子阵列中)的第二激活命令445。第二激活命令445可触发激活相位(未展示)，所述激活相位可包括用来开启第二存储体435中的行的内部操作的时序或其它信号。
82.存储器装置可随后通过ca总线320-a接收第二存储体435中的行内的一或多个存储器胞元的第二存取命令450。第二存取命令450可触发额外相位(未展示)，所述额外相位可包括用来读取、写入或以其它方式存取第二存储体435中的开启行内的存储器胞元的内部操作的时序或其它信号。
83.存储器装置可随后通过ca总线320-a接收第二存储体435中的行的第二预充电命令455。第二预充电命令455可触发预充电相位(未展示)，所述预充电相位可包括用来关闭第二存储体435中的行的内部操作的时序或其它信号。
84.然而，在如本文中所描述的一些实例中，包含第一存储体405及第二存储体435的存储器装置可使用以子阵列粒度水平操作的子阵列特定结构或过程(例如，子阵列特定锁存电路345，如参考图3所描述)维持相位。例如，存储器装置可使用特定于第一存储体405(例如，专用于第一存储体405，包含于第一存储体405中)的结构或过程维持相位。
85.时间trrd 430(例如，行到行存取时间延迟)可为在存储器装置接收第一存储体405中的子阵列的行的第一激活命令415与存储器装置接收第二存储体435中的子阵列的行的第二激活命令445之间经过的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。
86.在一些情况中，trrd 430可小于由第一激活命令415触发的相位所管控的内部操作存取第一存储体405内部的开启行的时间。归因于第一存储体405及第二存储体435具有用于存取存储于单独存储体中所含有的行中的数据的相应行缓冲器，在第一存储体405中的行的后续存取及预充电操作之前激活第二存储体435中的行可为可能的。在一些实例中，针对本文中所描述的存储器装置，第一存储体405及第二存储体435内的子阵列可具有经配置以维持由通过ca总线320-a发送的命令触发的存储器装置内部的相位的相应锁存电路(例如，图3的锁存电路345)。锁存电路可允许主机装置根据不同时间延迟(例如，trp或trp_s)基于一个存储体(例如，第一存储体405或第二存储体435中的一者)内的存储器胞元行是否在相同存储体(例如，第一存储体405或第二存储体435中的一者)内的相同或不同子阵列
中来存取所述行。
87.图5说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的命令时间线500的实例。图5说明在存储器装置的相同存储体内的两个不同子阵列中的两个行的实例性存取，所述子阵列可为如关于图3及4所描述的对应装置的实例。例如，第一子阵列505及第二子阵列580可为存储器装置的相同存储体内的两个个别子阵列。
88.包含第一子阵列505及第二子阵列580的存储器装置可从例如图3的存储器控制器315的主机装置接收命令。主机装置可通过ca总线320-b将命令传达到存储器装置。可通过相同ca总线320-b接收与第一子阵列505及第二子阵列580相关联的命令，但为了清楚地说明与两个子阵列505、580相关联的单独命令而在图5中可能出现ca总线320-b的两个例子。与第一子阵列505相关联的命令可触发相位545，且与第二子阵列580相关联的命令可触发相位590。
89.存储器装置可通过ca总线320-b接收第一子阵列505中的存储器胞元行的第一激活命令515。第一激活命令515可触发第一激活相位550，所述第一激活相位550可包括用来开启第一子阵列505中的行的内部操作的时序或其它信号。
90.存储器装置可随后通过ca总线320-b接收第一子阵列505中的行内的一或多个存储器胞元的第一存取命令520。第一存取命令520可触发额外相位(未展示)，所述额外相位可包括用来读取、写入或以其它方式存取第一子阵列505中的开启行内的存储器胞元的内部操作的时序或其它信号。
91.存储器装置可随后通过ca总线320-b接收第一子阵列505中的行的第一预充电命令525-a。第一预充电命令525-a可触发预充电相位555，所述预充电相位555可包括用来关闭第一子阵列505中的行的内部操作的时序或其它信号。
92.存储器装置还可通过ca总线320-b接收第二子阵列580中的存储器胞元行的第二激活命令595-a。第二激活命令595-a可触发第二激活相位599，所述第二激活相位599可包括用来开启第二子阵列580中的行的内部操作的时序或其它信号。
93.存储器装置可随后通过ca总线320-b接收额外命令(未展示)(例如，存取第二子阵列580中的开启行的存取命令、关闭第二子阵列580中的行的预充电命令)。
94.存取存储器装置上的行的延时可基于各种全局操作时序，其实例在图5中说明。例如，时间trcd 530(例如，行地址到列地址延迟)可为在存储器装置接收第一激活命令515与存储器装置接收第一存取命令520之间经过的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，trcd 530可为或包含由第一激活相位550所管控的内部操作开启第一子阵列505内部的行的时间。
95.时间trtp 535(例如，读取到预充电延迟)可为在存储器装置接收第一存取命令520与存储器装置接收预充电命令525-a之间经过的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，trtp 535可为或包含由第一存取命令520触发的相位所管控的内部操作存取第一子阵列505内部的开启行的时间。
96.时间tras 540(例如，行有效时间)可为在存储器装置接收第一激活命令515与存储器装置接收预充电命令525-a之间经过的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，tras 540可为或包含时间trcd 530及时间trtp 535的总和。
97.时间trp 570(例如，行预充电时间)可为在存储器装置接收预充电命令525-a与完
成第一子阵列505内部的开启行的预充电操作之间经过的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，trp 570可为或包含由预充电相位555所管控的内部操作关闭第一子阵列505内部的行的时间。
98.时间trc 560(例如，行循环时间)可为在存储器装置接收第一激活命令515与完成第一子阵列505内部的开启行的预充电操作之间经过的时间。因此，trc 560可为或包含对行执行存取操作的总时间(例如，可为或包含时间tras 540及trp 570的总和)。
99.针对一些存储器装置，存储器控制器315在将相同于与预充电命令525-a相关联的行的存储体内的另一行的后续激活命令发出到存储器装置之前可能必须等待至少trp570的持续时间，而无关于与预充电命令525-a相关联的行及随后待开启的行是否在相同子阵列中或所述存储体的不同子阵列中。例如，一些存储器装置可仅以存储体级产生及维持相位(例如，使用以存储体粒度水平操作的存储体特定结构或过程，而非以子阵列粒度水平操作的子阵列特定结构或过程)。在此类实例中，如果存储器装置在trp 570结束(其还可为trc 560结束)之前接收第二激活命令595-a(用于相同存储体中的第二行)，那么与第一子阵列505相关联的相位545(例如预充电相位555)可经盖写、替换或以其它方式损毁或丢失，且因此第一行的存取操作(例如，由预充电命令525-a触发的预充电操作)的一或多个方面可能不恰当地执行或完成。另外地或替代地，如果存储器装置在trp 570结束之前接收第二激活命令595(用于相同存储体中的第二行)，那么相同存储体中的第二行的激活(例如，开启)可能不恰当地执行或完成，或可能出现某个其它错误状况。
100.然而，在如本文中所描述的一些实例中，包含第一子阵列505及第二子阵列580(两者可在存储器装置的相同存储体内)的存储器装置可使用以子阵列粒度水平操作的子阵列特定结构或过程(例如，子阵列特定锁存电路345，如参考图3所描述)维持相位(例如相位545或相位590)。例如，存储器装置可使用特定于第一子阵列505(例如，专用于第一子阵列505，包含于第一子阵列505中)的结构或过程维持相位545。因此，即使在trp 570结束之前接收第二激活命令595-a(例如，在关闭第一子阵列505中的第一行之前)，预充电相位555或其它相位545可继续(持续，经维持)直到执行且完成预充电操作或第一行的存取操作的其它方面。即，即使在相同于第一子阵列505的存储体内，还可维持相位545直到独立于其它子阵列的任何相位或相关联命令完成相关联操作。
101.在一些情况中，相位545可全局地产生(例如，在存储器装置内，但在第一子阵列505外部，例如通过装置存储器控制器155、本地存储器控制器165、相位产生器350或由相同存储体内的多个子阵列共享(经配置以产生其相位)的某一其它逻辑或其它电路系统)，但可由特定于第一子阵列505的组件复制及维持。在其它情况中，可产生且还本地地(例如，在第一子阵列505内)维持相位545。
102.因此，针对如本文中所描述的存储器装置，存储器控制器315可能够等待对应于在发送预充电命令525-a与发送第二激活命令595-a之间的trp_s(例如，缩短的行预充电时间)的持续时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，trp_s 575可为在存储器装置接收预充电命令525-a与存储器装置接收第二激活命令595-a之间的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。如由图5所展示，trp_s 575可短于trp 570。因此，例如，trp 570在一些情况中可为存储器控制器315在发送预充电命令与发送相同子阵列中的行的立即连续激活命令之间必须等待的最小时间(例如，最小时钟循环数
目)，而trp_s 575可为存储器控制器315在发送预充电命令与发送相同存储体的不同子阵列中的行的立即连续激活命令之间必须等待的最小时间(例如，最小时钟循环数目)。
103.另外或替代地，针对如本文中所描述的存储器装置，存储器控制器315可能够等待对应于在发送第一激活命令515与发送第二激活命令595-a之间的trc_s(例如，缩短的行循环时间)的持续时间(例如，时钟循环的数目，其可为最小时钟循环数目)。因此，trc_s565可为在存储器装置接收第一激活命令515与存储器装置接收第二激活命令595-a之间的时间(例如，时钟循环的数目，其可为最小时钟循环数目)。如由图5所展示，trc_s565可短于trc 560。因此，例如，trc 560在一些情况中可为存储器控制器315在发送相同子阵列中的行的连续激活命令之间必须等待的最小时间(例如，最小时钟循环数目)，而trc_s 565可为存储器控制器315在发送相同存储体的不同子阵列中的行的连续激活命令之间必须等待的最小时间(例如，最小时钟循环数目)。
104.如参考第一子阵列505的相位545所描述，可使用特定于第二子阵列的结构或过程(例如，锁存电路345)维持第二子阵列580的相位590(包含第二激活相位599)。类似地，相位590可全局地产生且本地地复制或以其它方式维持，或在一些情况中可本地地产生。
105.在一些情况中，针对如本文中所描述的支持trp_s的存储器装置，存储器控制器315可基于与预充电命令525-a相关联的行及与第二激活命令595-a相关联的行是否在相同存储体内的相同子阵列或不同子阵列中而确定用于发出第二激活命令595-a的时间。例如，存储器控制器315可基于与预充电命令525-a相关联的行及与第二激活命令595-a相关联的行是否在相同子阵列或不同子阵列中而确定在发出预充电命令525-a与发出第二激活命令595-a之间的延迟。例如，此可包含在trp 570与trp_s 575之间进行选择。在图5中所说明的实例中，与预充电命令525-a相关联的行在第一子阵列505中，且与第二激活命令595-a相关联的行在第二子阵列580中，且因此存储器控制器315可选择trp_s 575。在其它实例中，与预充电命令相关联的行及与后续激活命令相关联的行可在相同子阵列中，且存储器控制器315可选择trp 570，其在一些情况中可称为默认trp。
106.图6说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的命令时间线600的实例。图6说明在存储器装置的相同存储体内的两个不同子阵列中的两个行的存取操作期间的实例性命令信令以及实例性局部及全局信令，包含相位及相关联延迟(例如，相对于相关联命令的内部操作的触发)。
107.存储器装置可从存储器控制器接收命令。如关于图4及5所论述，命令的实例可为存取操作命令，其可包含激活命令、存取命令及预充电命令。可通过ca总线320-c将所述命令传达到存储器装置。
108.所述命令可触发(例如，引起)存储器装置产生全局信号605，所述全局信号605可指示激活存储体内的一组子阵列中的哪个子阵列(例如，任何当前正在进行的全局相位对应于所述子阵列)。因此，例如，当存储器装置接收预充电命令525-b时，存储器装置可能先前已基于预充电命令525-b所针对的子阵列的先前激活命令而产生全局信号610-a。当全局信号610-a处于高状态时，此可指示或以其它方式对应于被激活的第一子阵列(预充电命令525-b针对所述第一子阵列)。预充电命令525-b可代表参考图5所描述的预充电命令525-a，且因此第一子阵列可为第一子阵列505。
109.作为另一实例，当存储器装置接收第二激活命令595-b时，存储器装置可产生全局
信号615-a。当全局信号615-a处于高状态时，此可指示或以其它方式对应于被激活的子阵列(第二激活命令595-b针对所述子阵列)。第二激活命令595-b可代表参考图5所描述的第二激活命令595，且因此第二子阵列可为第二子阵列580。
110.在一些情况中，存储器装置可在逐存储体基础上(例如，以存储体粒度水平)维持全局信号605(例如，全局相位)。因此，当全局信号615-a被触发(例如，变高)时，全局信号610-a可被损毁或以其它方式过早地中断(例如，变低)。例如，预充电命令525-b可与一组对应预充电相位(例如，预充电相位555)相关联，其持续时间可对应于预充电信号延迟660-a，所述预充电信号延迟660-a可对应于如参考图5所描述的trp 570。当存储器装置接收第二激活命令595-b时，如果基于trp_s 575接收第二激活命令595-b，那么全局信号610-a可在预充电信号延迟660-a结束之前变低，如图5及6的实例中所说明。
111.然而，存储器装置可使用任何数目个第一子阵列局部信号620本地地(例如，使用子阵列特定的结构或过程，例如锁存电路345)复制且维持全局信号60以及任何相关联相位。例如，在产生第一子阵列的全局信号610-a时或之后，存储器装置还可已产生(例如，通过复制、锁存)局部化全局信号625，其可为如全局地产生的全局信号610-a的复本(复制品)。存储器装置还可已产生(例如，通过复制、锁存)与全局信号610-a相关联的任何全局相位(未展示)的局部化版本，其可由第一相位630-a、第二相位635及第三相位640的实例表示。第一相位630-a可为相位信号的上升边缘以相对于接收预充电命令525-b的第一相位延迟645-a触发对应内部操作(例如，较广泛预充电操作中包含的第一内部操作)的相位的实例。第二相位635可为相位信号的下降边缘以相对于接收预充电命令525-b的第二相位延迟650触发对应内部操作(例如，较广泛预充电操作中包含的第二内部操作)的相位的实例。第三相位640可为相位信号的脉冲(例如，上升边缘及下降边缘的组合)以相对于接收预充电命令525-b的第三相位延迟655触发对应内部操作(例如，较广泛预充电操作中包含的第三内部操作)的相位的实例。
112.如在图6的实例中所说明，即使在存储器装置接收第二激活命令595-b之后，仍可维持第一子阵列局部信号620(例如，可继续演进且以其它方式持续直到完成)。例如，即使全局信号610-a归因于接收第二激活命令595-b(例如，在基于trp_s 575的时间)而过早地(例如，在预充电信号延迟660-a结束之前，在trp 570持续时间之前)下降，局部化全局信号625直到预充电信号延迟660-a结束才下降，且即使在已接收第二激活命令595-b之后，仍可在适当时间(例如，以相对于预充电命令525-b的适当延迟)触发(例如，通过相关联相位信号的一或多个变化)与对应相位(例如，相位630-a、645-a、640)相关联的内部操作。
113.图7说明根据如本文中所公开的实例的支持存储器子阵列的并行存取的命令时间线700的实例。图7说明在存储器装置的相同存储体内的三个不同子阵列中的三个行的存取操作期间的实例性命令信令以及实例性局部及全局信令，包含相位及相关联延迟(例如，相对于相关联命令的内部操作的触发)。
114.ca总线320-d、预充电命令525-c、第二激活命令595-c、第一子阵列全局信号610-b、第二子阵列全局信号615-b及第一子阵列局部信号710可类似或相同于如参考图6所描述的ca总线320-c、预充电命令525-b、第二激活命令595-b、全局信号610-a、全局信号615-a及第一子阵列局部信号620。
115.图7可说明其中在第二激活命令595-c之后由存储器装置在第一预充电信号延迟
660-b结束之前(例如，在将与预充电命令525-c相关联的trp 570时间之前)接收第二预充电命令715的实例。
116.如图7中所展示，当由存储器装置接收第二激活命令595-c时，第二子阵列全局信号615-b可被触发(例如，变高)，且全局信号610-a可被损毁或以其它方式过早地中断(例如，变低)。然而，第一子阵列局部信号710可持续(例如，在第一子阵列内或针对第一子阵列本地地维持)。类似地，当接收第二预充电命令715时，第一子阵列局部信号710可持续(例如，在第一子阵列内或针对第一子阵列本地地维持)。因此，即使在完成相关联预充电操作之前(例如，在关闭第一子阵列中的行之前)接收相同存储体中的第二子阵列的第二激活命令595-c及第二预充电命令715两者，第一子阵列局部信号710仍可持续达整个第一预充电信号延迟660-b。
117.此外，在产生第二子阵列全局信号615-b时或之后，存储器装置还可产生(例如，通过复制、锁存)第二局部化全局信号717，其可为如全局地产生的第二子阵列全局信号615-b的复本(复制品)。存储器装置还可已产生(例如，通过复制、锁存)与第二子阵列全局信号615-b相关联的任何全局相位(未展示)的局部化版本，其可由第二相位720的实例表示，所述第二相位720可为第二子阵列局部信号735中包含的任何数目个相位中的一者。第二相位720可为相位信号的上升边缘以相对于接收第二预充电命令715的第二相位延迟725触发对应内部操作(例如，较广泛预充电操作中包含的内部操作)的相位的实例。
118.如在图7的实例中所说明，即使在由存储器装置接收第三激活命令740之后，还可维持第二子阵列局部信号735(例如，可继续演进且以其它方式持续直到完成)。例如，即使第二子阵列全局信号615-b归因于接收第三激活命令740(例如，在基于trp_s 575的时间)而过早地(例如，在第二预充电信号延迟730结束之前，在相对于第二预充电命令715的trp 570持续时间之前)下降，第二局部化全局信号717直到第二预充电信号延迟730结束才下降，且即使在已接收第三激活命令740之后，还可在适当时间(例如，以相对于第二预充电命令715的适当延迟)触发(例如，通过相关联相位信号的一或多个变化)与对应相位(例如，第二相位720)相关联的内部操作。
119.因此，通常，通过在每子阵列基础上(例如，在相应子阵列内本地地)复制或以其它方式维持与子阵列特定操作相关联的相位，可接收任何数目个命令且触发其它子阵列(甚至相同存储体内的其它子阵列)的对应相位而不会不利地影响所述存储体中的先前激活的子阵列的正在进行的操作(例如，相位及相关联内部操作)。
120.图8展示根据如本文中所公开的实例的支持存储器子阵列的并行存取的存储器装置805的框图800。存储器装置805可为如参考图3到7所描述的存储器装置的方面的实例。存储器装置805可包含命令组件810、预充电管理器815、行关闭模块820、行开启模块825、时序信号产生器830、时序信号管理器835、锁存器组件840及相位信号管理器845。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。
121.命令组件810可在存储器装置处接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令。在一些实例中，命令组件810可在关闭所述存储体的第一子阵列中的第一存储器胞元行之前在存储器装置处接收开启所述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。在一些情况中，命令组件810可在存储器装置处接收开启所述存储体的第三子阵列中的第三存储器胞元行的第三激活命令。在一些方面中，命令组件810可
在存储器装置处接收开启所述存储体的第三子阵列中的第四存储器胞元行的第四激活命令，其中在接收第三预充电命令之后的第二时间量内接收第四激活命令，第二时间量长于第一时间量。在一些例子中，第一时间量包含trp_s且第二时间量包含默认trp。
122.预充电管理器815可在接收第一激活命令之后在存储器装置处接收关闭第一存储器胞元行的预充电命令。在一些实例中，预充电管理器815可在接收第二激活命令之后在存储器装置处接收关闭第二存储器胞元行的第二预充电命令。在一些方面中，预充电管理器815可在存储器装置处接收关闭第三存储器胞元行的第三预充电命令。
123.行关闭模块820可在接收第二激活命令之后基于接收到预充电命令而关闭第一存储器胞元行。在一些实例中，行关闭模块820可在接收第二激活命令之后基于维持所述一组时序信号而关闭第一存储器胞元行。在一些方面中，行关闭模块820可在接收预充电命令后的第二延迟之后关闭第一存储器胞元行，第二延迟基于第二组相位信号。
124.行开启模块825可基于第一激活命令而开启第一存储器胞元行，其中在第一存储器胞元行开启时接收第二激活命令。在一些实例中，行开启模块825可在接收第一激活命令后的第一延迟之后开启第一存储器胞元行，第一延迟基于第一组相位信号。在一些方面中，行开启模块825可在接收第二激活命令后的第三延迟之后开启第二存储器胞元行，第三延迟基于第三组相位信号。
125.时序信号产生器830可基于接收到预充电命令而产生用来关闭第一存储器胞元行的一组时序信号。
126.时序信号管理器835可在接收第二激活命令之后维持所述一组时序信号。在一些实例中，时序信号管理器835可在接收第二预充电命令之后维持所述一组时序信号。
127.锁存组件840可在接收预充电命令之后将所述一组时序信号锁存于第一子阵列内。
128.相位信号管理器845可基于接收到第一激活命令而在存储器装置处触发第一组相位信号，所述第一组相位信号用来开启第一存储器胞元行。在一些实例中，相位信号管理器845可基于接收到预充电命令而在存储器装置处触发第二组相位信号，所述第二组相位信号用来关闭第一存储器胞元行。在一些例子中，相位信号管理器845可基于接收到第二激活命令而在存储器装置处触发第三组相位信号，所述第三组相位信号用来开启第二存储器胞元行。
129.图9展示根据如本文中所公开的实例的支持存储器子阵列的并行存取的主机装置905的框图900。主机装置905可为如参考图3到7所描述的主机装置的方面的实例。主机装置905可包含命令传输器910、预充电传输器915、存取组件920、时序组件925及选择管理器930。这些模块中的每一者可直接或间接地彼此通信(例如，通过一或多个总线)。
130.命令传输器910可将开启存储器装置的存储体的第一子阵列中的第一存储器胞元行的第一激活命令传输到存储器装置。在一些实例中，命令传输器910可在经确定时间将第二激活命令传输到存储器装置。
131.预充电传输器915可在传输第一行的第一激活命令之后将关闭第一存储器胞元行的第一预充电命令传输到存储器装置。
132.存取组件920可确定存取所述存储体的第二子阵列中的第二存储器胞元行。
133.时序组件925可基于第二行在第二子阵列中且第一行在第一子阵列中而确定传输
开启第二行的第二激活命令的时间。在一些实例中，时序组件925可基于与连续存取相同子阵列内的行相关联的第一时间延迟及用于连续存取所述存储体的不同子阵列内的行的第二时间延迟而确定传输第二激活命令的时间，第一时间延迟长于第二时间延迟。在一些情况中，当第一子阵列及第二子阵列相同时，经确定时间对应于默认预充电时间。在一些例子中，当第一子阵列及第二子阵列不同时，经确定时间对应于trp_s。
134.选择管理器930可选择第二激活命令的行trp，其中所述选择在用于连续存取相同子阵列内的行的第一trp与用于连续存取所述存储体的不同子阵列内的行的第二trp之间，第二trp短于第一trp。
135.图10展示根据本公开的方面的支持存储器子阵列的并行存取的一方法或若干方法1000的流程图。方法1000的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1000的操作可由如参考图8所描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
136.在1005处，存储器装置可接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令。操作1005可根据本文中所描述的方法来执行。在一些实例中，操作1005的方面可由如参考图8所描述的命令组件来执行。
137.在1010处，存储器装置可在接收第一激活命令之后接收关闭第一存储器胞元行的预充电命令。操作1010可根据本文中所描述的方法来执行。在一些实例中，操作1010的方面可由如参考图8所描述的预充电管理器来执行。
138.在1015处，存储器装置可在关闭所述存储体的第一子阵列中的第一存储器胞元行之前接收开启所述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。操作1015可根据本文中所描述的方法来执行。在一些实例中，操作1015的方面可由如参考图8所描述的命令组件来执行。
139.在一些实例中，如本文中所描述的设备可执行一方法或若干方法，例如方法1000。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令；在接收第一激活命令之后在存储器装置处接收关闭第一存储器胞元行的预充电命令；及在关闭所述存储体的第一子阵列中的第一存储器胞元行之前在存储器装置处接收开启所述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。
140.本文中所描述的方法1000及设备的一些实例可进一步包含用于在接收第二激活命令之后基于接收到预充电命令而关闭第一存储器胞元行的操作、特征、构件或指令。
141.本文中所描述的方法1000及设备的一些实例可进一步包含基于第一激活命令而开启第一存储器胞元行(其中可在第一存储器胞元行可开启时接收第二激活命令)的操作、特征、构件或指令。
142.本文中所描述的方法1000及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于接收到预充电命令而产生用来关闭第一存储器胞元行的一组时序信号；在接收第二激活命令之后维持所述一组时序信号；及在接收第二激活命令之后基于维持所述一组时序信号而关闭第一存储器胞元行。
143.在本文中所描述的方法1000及设备的一些实例中，维持所述一组时序信号可包含
用于在接收预充电命令之后将所述一组时序信号锁存于第一子阵列内的操作、特征、构件或指令。
144.本文中所描述的方法1000及设备的一些实例可进一步包含用于在接收第二激活命令之后在存储器装置处接收关闭第二存储器胞元行的第二预充电命令且在接收第二预充电命令之后维持所述一组时序信号的操作、特征、构件或指令。
145.本文中所描述的方法1000及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在存储器装置处接收开启所述存储体的第三子阵列中的第三存储器胞元行的第三激活命令；在存储器装置处接收关闭第三存储器胞元行的第三预充电命令；及在存储器装置处接收开启所述存储体的第三子阵列中的第四存储器胞元行的第四激活命令，其中可在可接收第三预充电命令之后的第二时间量内接收第四激活命令，第二时间量长于第一时间量。
146.在本文中所描述的方法1000及设备的一些实例中，第一时间量包含trp_s且第二时间量包含默认trp。
147.本文中所描述的方法1000及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在存储器装置处基于接收到第一激活命令而触发第一组相位信号，所述第一组相位信号用来开启第一存储器胞元行；在存储器装置处基于接收到预充电命令而触发第二组相位信号，所述第二组相位信号用来关闭第一存储器胞元行；及在存储器装置处基于接收到第二激活命令而触发第三组相位信号，第三组相位信号集用来开启第二存储器胞元行。
148.本文中所描述的方法1000及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在接收第一激活命令后的第一延迟之后开启第一存储器胞元行，所述第一延迟基于第一组相位信号；在接收预充电命令后的第二延迟之后关闭第一存储器胞元行，所述第二延迟基于第二组相位信号；及在接收第二激活命令后的第三延迟之后开启第二存储器胞元行，所述第三延迟基于第三组相位信号。
149.图11展示说明根据本公开的方面的支持存储器子阵列的并行存取的一方法或若干方法1100的流程图。方法1100的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1100的操作可由如参考图8所描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
150.在1105处，存储器装置可在存储器装置处接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令。操作1105可根据本文中所描述的方法来执行。在一些实例中，操作1105的方面可由如参考图8所描述的命令组件来执行。
151.在1110处，存储器装置可基于第一激活命令而开启第一存储器胞元行。操作1110可根据本文中所描述的方法来执行。在一些实例中，操作1110的方面可由如参考图8所描述的行开启模块来执行。
152.在1115处，存储器装置可在接收第一激活命令之后在存储器装置处接收关闭第一存储器胞元行的预充电命令。操作1115可根据本文中所描述的方法来执行。在一些实例中，操作1115的方面可由如参考图8所描述的预充电管理器来执行。
153.在1120处，存储器装置可在第一存储器胞元行开启时在存储器装置处接收开启所
述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。操作1120可根据本文中所描述的方法来执行。在一些实例中，操作1120的方面可由如参考图8所描述的命令组件来执行。
154.在1125处，存储器装置可在接收第二激活命令之后基于接收到预充电命令而关闭第一存储器胞元行。操作1125可根据本文中所描述的方法来执行。在一些实例中，操作1125的方面可由如参考图8所描述的行关闭模块来执行。
155.图12展示说明根据本公开的方面的支持存储器子阵列的并行存取的一方法或若干方法1200的流程图。方法1200的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1200的操作可由如参考图8所描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
156.在1205处，存储器装置可在存储器装置处接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令。操作1205可根据本文中所描述的方法来执行。在一些实例中，操作1205的方面可由如参考图8所描述的命令组件来执行。
157.在1210处，存储器装置可在接收第一激活命令之后在存储器装置处接收关闭第一存储器胞元行的预充电命令。操作1210可根据本文中所描述的方法来执行。在一些实例中，操作1210的方面可由如参考图8所描述的预充电管理器来执行。
158.在1215处，存储器装置可基于接收到预充电命令而产生用来关闭第一存储器胞元行的一组时序信号。操作1215可根据本文中所描述的方法来执行。在一些实例中，操作1215的方面可由如参考图8所描述的时序信号产生器来执行。
159.在1220处，存储器装置可在关闭所述存储体的第一子阵列中的第一存储器胞元行之前在存储器装置处接收开启所述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。操作1220可根据本文中所描述的方法来执行。在一些实例中，操作1220的方面可由如参考图8所描述的命令组件来执行。
160.在1225处，存储器装置可在接收第二激活命令之后维持所述一组时序信号。操作1225可根据本文中所描述的方法来执行。在一些实例中，操作1225的方面可由如参考图8所描述的时序信号管理器来执行。
161.在1230处，存储器装置可在接收第二激活命令之后基于维持所述一组时序信号而关闭第一存储器胞元行。操作1230可根据本文中所描述的方法来执行。在一些实例中，操作1230的方面可由如参考图8所描述的行关闭模块来执行。
162.图13展示说明根据本公开的方面的支持存储器子阵列的并行存取的一方法或若干方法1300的流程图。方法1300的操作可由如本文中所描述的主机装置或其组件来实施。例如，方法1300的操作可由如参考图9所描述的主机装置来执行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件以执行所描述功能。另外或替代地，主机装置可使用专用硬件执行所描述功能的方面。
163.在1305处，主机装置可将开启存储器装置的存储体的第一子阵列中的第一存储器胞元行的第一激活命令传输到存储器装置。操作1305可根据本文中所描述的方法来执行。在一些实例中，操作1305的方面可由如参考图9所描述的命令传输器来执行。
164.在1310处，主机装置可在传输第一行的第一激活命令之后将关闭第一存储器胞元
行的第一预充电命令传输到存储器装置。操作1310可根据本文中所描述的方法来执行。在一些实例中，操作1310的方面可由如参考图9所描述的预充电传输器来执行。
165.在1315处，主机装置可确定存取所述存储体的第二子阵列中的第二存储器胞元行。操作1315可根据本文中所描述的方法来执行。在一些实例中，操作1315的方面可由如参考图9所描述的存取组件来执行。
166.在1320处，主机装置可基于第二行在第二子阵列中且第一行在第一子阵列中而确定传输开启第二行的第二激活命令的时间。操作1320可根据本文中所描述的方法来执行。在一些实例中，操作1320的方面可由如参考图9所描述的时序组件来执行。
167.在1325处，主机装置可在经确定时间将第二激活命令传输到存储器装置。操作1325可根据本文中所描述的方法来执行。在一些实例中，操作1325的方面可由如参考图9所描述的命令传输器来执行。
168.在一些实例中，如本文中所描述的设备可执行一方法或若干方法，例如方法1300。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将开启存储器装置的存储体的第一子阵列中的第一存储器胞元行的第一激活命令传输到存储器装置；在传输第一行的第一激活命令之后将关闭第一存储器胞元行的第一预充电命令传输到存储器装置；确定存取所述存储体的第二子阵列中的第二存储器胞元行；基于第二行在第二子阵列中且第一行在第一子阵列中而确定传输开启第二列的第二激活命令的时间；及在经确定时间将第二激活命令传输到存储器装置。
169.在本文中所描述的方法1300及设备的一些实例中，确定传输第二激活命令的时间可包含用于选择用于第二激活命令的trp(其中所述选择可在用于连续存取相同子阵列内的行的第一trp与用于连续存取所述存储体的不同子阵列内的行的第二trp之间，第二trp短于第一trp)的操作、特征、构件或指令。
170.本文中所描述的方法1300及设备的一些实例可进一步包含用于基于与连续存取相同子阵列内的行相关联的第一时间延迟及用于连续存取所述存储体的不同子阵列内的行的第二时间延迟而确定传输第二激活命令的时间(第一时间延迟长于第二时间延迟)的操作、特征、构件或指令。
171.在本文中所描述的方法1300及设备的一些实例中，当第一子阵列及第二子阵列可相同时，经确定时间对应于默认预充电时间(例如，trp)，且当第一子阵列及第二子阵列可不同时，经确定时间对应于缩短的预充电时间(例如，trp_s)。
172.应注意，上文所描述的方法描述可能的实现方案，且可重新布置或以其它方式修改操作及步骤且其它实现方案也是可能的。此外，可组合来自两种或更多种方法的部分。
173.描述一种设备。所述设备可包含：存储器装置的存储体，所述存储体包含第一子阵列及第二子阵列；所述存储器装置的命令组件，所述命令组件经配置以接收所述第一子阵列的命令及所述第二子阵列的命令，其中所述第一子阵列的所述命令触发所述第一子阵列的时序信号，且其中所述第二子阵列的所述命令触发所述第二子阵列的时序信号；及第一锁存电路，其经配置以独立于所述第二子阵列的所述命令而维持所述第一子阵列的所述时序信号。
174.在一些实例中，所述存储器装置支持用于连续存取相同子阵列内的不同存储器胞元行的第一trp及用于连续存取所述存储体的不同子阵列内的存储器胞元行的第二trp。
175.在一些实例中，所述第二trp可短于所述第一trp。
176.所述设备的一些实例可包含时序组件，所述时序组件用于所述存储器装置且经配置以产生所述第一子阵列的时序信号及所述第二子阵列的时序信号。
177.在一些实例中，所述第一子阵列包含所述第一锁存电路。
178.所述设备的一些实例可包含第二锁存电路，所述第二锁存电路经配置以独立于所述第一子阵列的所述命令而维持所述第二子阵列的所述时序信号。
179.在一些实例中，所述第二子阵列包含所述第二锁存电路。
180.所述设备的一些实例可包含一组锁存电路，所述一组锁存电路包含所述第一锁存电路及用于所述第二子阵列的第二锁存电路，其中所述一组锁存电路中的每一者经配置以独立于其它子阵列的命令而维持相应子阵列的时序信号。
181.所述设备的一些实例可包含一组存储体，所述一组存储体包含所述存储体，其中所述一组存储体中的每一者可与所述命令组件耦合且包含多个子阵列，所述命令组件经配置以接收所述一组存储体中的每一者的命令。
182.在一些实例中，所述存储器装置包含所述一组存储体，且其中所述多个子阵列中的每一者包含相应锁存电路。
183.在一些实例中，所述命令包含激活命令、存取命令(例如，读取命令、写入命令)、预充电命令或其任何组合。
184.本文中所描述的信息及信号可使用多种不同科技及技术中的任何者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有多种位宽度。
185.此外，虽然本文中可使用dram结构及术语描述特定方面，但此仅是说明性实例，且本文中的教示可应用于任何类型的存储器装置，包含(但不限于)feram存储器装置。
186.术语“电子通信”、“导电接触”、“经连接”及“经耦合”可指组件之间的关系，其支持组件之间的信号流。如果组件之间存在任何导电路径以可在任何时间支持组件之间的信号流，那么组件被视为彼此电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，所连接组件之间的信号流可使用一或多个中间组件(例如开关或晶体管)中断一段时间。
187.术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径在组件之间传达)移动到组件之间的闭路关系(其中信号能够通过导电路径在组件之间传达)的条件。当一组件(例如控制器)与其它组件耦合在一起时，组件启动一变化以允许信号通过先前不允许信号流动的导电路径在其它组件之间流动。
188.术语“经隔离”指代组件之间的关系，其中信号当前无法在组件之间流动。如果组件之间存在开路，那么组件彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器使两个组件隔离时，控制器产生一变化，其使用先前允许信号
流动的导电路径防止信号在组件之间流动。
189.本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(soi)衬底(例如玻璃上硅(sog)或蓝宝石上硅(sop))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂来控制衬底或衬底的子区的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。
190.本文中所论述的开关组件或晶体管可表示场效晶体管(fet)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即，多数载子是信号)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极而控制沟道导电率。例如，分别将正电压或负电压施加到n型fet或p型fet可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“接通”或“激活”所述晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时，可“关断”或“撤消激活”所述晶体管。
191.本文中陈述的描述结合随附图式描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”且非“较佳”或“优于其它实例”。详细地描述包含特定细节以提供对所描述技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
192.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标签后加一破折号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标记的类似组件的任一者，而无关于第二参考标签。
193.结合本文中的公开内容描述的各种说明性块及模块可使用经设计以执行本文中描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如dsp及微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
194.可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及随附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文描述的功能。实施功能的特征还可物理定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中(包含在权利要求书中)使用，如一物项清单(例如，以例如“至少一者”或“一或多者”的词组开始的物项清单)中使用的“或”指示包含清单，使得例如a、b或c中的至少一者的清单意味着a或b或c或ab或
ac或bc或abc(即，a及b及c)。而且，如本文中使用，词组“基于”不应被解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中使用，词组“基于”应以相同于词组“至少部分地基于”的方式来解释。
195.提供本文中的描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的通用原理可应用于其它变动。因此，本公开不限于本文中所描述的实例及设计，而应符合与本文中所公开的原则及新颖特征一致的最广范围。

技术特征：

1.一种方法，其包括：在存储器装置处接收开启存储体的第一子阵列中的第一存储器胞元行的第一激活命令；在接收所述第一激活命令之后，在所述存储器装置处接收关闭所述第一存储器胞元行的预充电命令；及在关闭所述存储体的所述第一子阵列中的所述第一存储器胞元行之前，在所述存储器装置处接收开启所述存储体的第二子阵列中的第二存储器胞元行的第二激活命令。2.根据权利要求1所述的方法，其进一步包括：在接收所述第二激活命令之后，至少部分地基于接收到所述预充电命令而关闭所述第一存储器胞元行。3.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述第一激活命令而开启所述第一存储器胞元行，其中在所述第一存储器胞元行开启时接收所述第二激活命令。4.根据权利要求1所述的方法，其进一步包括：至少部分地基于接收到所述预充电命令而产生用来关闭所述第一存储器胞元行的一组时序信号；在接收所述第二激活命令之后维持所述一组时序信号；及在接收所述第二激活命令之后，至少部分地基于维持所述一组时序信号而关闭所述第一存储器胞元行。5.根据权利要求4所述的方法，其中维持所述一组时序信号包括：在接收所述预充电命令之后将所述一组时序信号锁存于所述第一子阵列内。6.根据权利要求5所述的方法，其进一步包括：在接收所述第二激活命令之后，在所述存储器装置处接收关闭所述第二存储器胞元行的第二预充电命令；及在接收所述第二预充电命令之后维持所述一组时序信号。7.根据权利要求1所述的方法，其中在接收所述预充电命令之后的第一时间量内接收所述第二激活命令，所述方法进一步包括：在所述存储器装置处接收开启所述存储体的第三子阵列中的第三存储器胞元行的第三激活命令；在所述存储器装置处接收关闭所述第三存储器胞元行的第三预充电命令；及在所述存储器装置处接收开启所述存储体的所述第三子阵列中的第四存储器胞元行的第四激活命令，其中在接收所述第三预充电命令之后的第二时间量内接收所述第四激活命令，所述第二时间量长于所述第一时间量。8.根据权利要求7所述的方法，其中所述第一时间量包括缩短的行预充电时间(trp_s)且所述第二时间量包括默认行预充电时间(trp)。9.根据权利要求1所述的方法，其进一步包括：在所述存储器装置处至少部分地基于接收到所述第一激活命令而触发第一组相位信号，所述第一组相位信号用来开启所述第一存储器胞元行；在所述存储器装置处至少部分地基于接收到所述预充电命令而触发第二组相位信号，
所述第二组相位信号用来关闭所述第一存储器胞元行；及在所述存储器装置处至少部分地基于接收到所述第二激活命令而触发第三组相位信号，所述第三组相位信号用来开启所述第二存储器胞元行。10.根据权利要求9所述的方法，其进一步包括：在接收所述第一激活命令后的第一延迟之后开启所述第一存储器胞元行，所述第一延迟至少部分地基于所述第一组相位信号；在接收所述预充电命令后的第二延迟之后关闭所述第一存储器胞元行，所述第二延迟至少部分地基于所述第二组相位信号；及在接收所述第二激活命令后的第三延迟之后开启所述第二存储器胞元行，所述第三延迟至少部分地基于所述第三组相位信号。11.一种设备，其包括：存储器装置的存储体，所述存储体包括第一子阵列及第二子阵列；所述存储器装置的命令组件，所述命令组件经配置以接收所述第一子阵列的命令及所述第二子阵列的命令，其中所述第一子阵列的所述命令触发所述第一子阵列的时序信号，且其中所述第二子阵列的所述命令触发所述第二子阵列的时序信号；及第一锁存电路，其经配置以独立于所述第二子阵列的所述命令而维持所述第一子阵列的所述时序信号。12.根据权利要求11所述的设备，其中所述存储器装置支持用于连续存取相同子阵列内的不同存储器胞元行的第一行预充电时间(trp)及用于连续存取所述存储体的不同子阵列内的存储器胞元行的第二trp。13.根据权利要求12所述的设备，其中所述第二trp短于所述第一trp。14.根据权利要求11所述的设备，其进一步包括：时序组件，其用于所述存储器装置且经配置以产生所述第一子阵列的所述时序信号及所述第二子阵列的所述时序信号。15.根据权利要求11所述的设备，其中所述第一子阵列包括所述第一锁存电路。16.根据权利要求11所述的设备，其进一步包括：第二锁存电路，其经配置以独立于所述第一子阵列的所述命令而维持所述第二子阵列的所述时序信号。17.根据权利要求16所述的设备，其中所述第二子阵列包括所述第二锁存电路。18.根据权利要求11所述的设备，其进一步包括：一组锁存电路，其包含所述第一锁存电路及用于所述第二子阵列的第二锁存电路，其中所述一组锁存电路中的每一者经配置以独立于其它子阵列的命令而维持相应子阵列的时序信号。19.根据权利要求11所述的设备，其进一步包括：一组存储体，其包含所述存储体，其中所述一组存储体中的每一者与所述命令组件耦合且包括多个子阵列，所述命令组件经配置以接收所述一组存储体中的每一者的命令。20.根据权利要求19所述的设备，其中所述存储器装置包括所述一组存储体，且其中所述多个子阵列中的每一者包括相应锁存电路。21.根据权利要求11所述的设备，其中所述命令包括激活命令、读取命令、写入命令、预
充电命令或其任何组合。22.一种方法，其包括：将开启存储器装置的存储体的第一子阵列中的第一存储器胞元行的第一激活命令传输到所述存储器装置；在传输所述第一行的所述第一激活命令之后将关闭所述第一存储器胞元行的第一预充电命令传输到所述存储器装置；确定存取所述存储体的第二子阵列中的第二存储器胞元行；至少部分地基于所述第二行在所述第二子阵列中且所述第一行在所述第一子阵列中而确定传输开启所述第二行的第二激活命令的时间；及在所述经确定时间将所述第二激活命令传输到所述存储器装置。23.根据权利要求22所述的方法，其中确定传输所述第二激活命令的所述时间包括：选择所述第二激活命令的行预充电时间(trp)，其中所述选择在用于连续存取相同子阵列内的行的第一trp与用于连续存取所述存储体的不同子阵列内的行的第二trp之间，所述第二trp短于所述第一trp。24.根据权利要求22所述的方法，其进一步包括：至少部分地基于与连续存取相同子阵列内的行相关联的第一时间延迟及用于连续存取所述存储体的不同子阵列内的行的第二时间延迟而确定传输所述第二激活命令的所述时间，所述第一时间延迟长于所述第二时间延迟。25.根据权利要求22所述的方法，其中：当所述第一子阵列及所述第二子阵列相同时，所述经确定时间对应于默认预充电时间；且当所述第一子阵列及所述第二子阵列不同时，所述经确定时间对应于缩短的预充电时间。

技术总结

本文中的技术可允许在完成存储器装置的存储体中的先前开启存储器胞元行的预充电操作之前激活相同存储体中的子阵列的行。所述存储体内的每一子阵列可与相应本地锁存电路相关联，所述本地锁存电路可用来独立于所述相同存储体的后续命令而维持所述子阵列处的相位。例如，所述锁存电路可内部化由第一行的预充电命令触发的时序信号使得如果在所述第一行的所述预充电操作完成之前的一时间接收所述相同存储体中的不同子阵列的激活命令，那么所述预充电操作可一直继续到所述第一行关闭，因为可使用所述锁存电路将由所述预充电命令触发的所述时序信号本地维持于所述子阵列处。的所述时序信号本地维持于所述子阵列处。的所述时序信号本地维持于所述子阵列处。