模式控制结构、测试模式控制方法及存储器与流程

1.本公开涉及半导体电路设计领域，特别涉及一种模式控制结构、测试模式控制方法及存储器。

背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)具备测试模式，测试模式通常用于厂家对存储器的生产和检测，并不会开放给用户使用；因此，dram在系统上配置mrs0时，会把a7位设置为0，从而使存储器工作在正常模式下。现有的dram设计也会将之前使能测试模式的信号都清除掉，以保证用户不会启用测试模式，从而使存储器触发预期之外的作用。
3.然而，对存储器进行cp测试、bi测试、ft测试的过程中，若存储器存在问题，难以定位错误的具体位置，在存储器进行测试的过程中，如果可以在测试模式下进行，便于定位问题的具体位置。
4.对于目前的dram结构，在配置模式寄存器的过程中，将a7位设置为0，存储器内部会产生dft(design for test)复位信号，以复位存储器的测试指示信号，此时存储器无法稳定处于测试模式。

技术实现要素：

5.本公开实施例提供一种模式控制结构、测试模式控制方法及存储器，当a7位设置为0，消除存储器内部产生的dft复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。
6.本公开一实施例提供了一种模式控制结构，包括：配置模块，用于接收存储器的预控制信号和模式寄存器的模式选择信号，配置模块被配置为，若预控制信号有效，则基于模式选择信号生成中间控制信号；传输模块，一输入端连接配置模块的输出端，另一输入端用于接收模式解码信号，其中，模式解码信号中包含解码模式寄存器的控制命令而产生的复位脉冲，传输模块被配置为，基于模式解码信号和中间控制信号生成测试复位信号；控制单元，设置于传输模块中，用于接收复位消除信号，控制单元被配置为，基于复位消除信号去除测试复位信号中包含的复位脉冲；测试信号生成模块，连接传输模块的输出端，被配置为，基于测试复位信号生成测试指示信号，测试指示信号用于指示存储器是否处于测试模式。
7.本公开实施例通过设置控制单元，控制单元通过接收的复位消除信号，清除模式解码信号中的复位脉冲对生成的测试复位信号的影响，使得生成的测试复位信号不再包含复位脉冲，从而避免测试指示信号被复位，使得存储器可以稳定地处于测试模式下进行测试。
8.另外，配置模块，包括：第一与非门，每一输入端分别用于接收子选择信号，其中，第一与非门的所有输入端接收的多个子选择信号构成模式选择信号；第一或非门，一输入
端连接第一与非门的输出端，另一输入端用于接收预控制信号，输出端用于输出中间控制信号。
9.另外，传输模块，包括：第二与非门，一输入端用于接收中间控制信号，另一输入端用于接收模式解码信号，输出端用于输出第一中间信号；第三与非门，一输入端用于接收第一中间信号，另一输入端用于接收复位信号，输出端用于输出第二中间信号；控制或门，一输入端用于接收第二中间信号，另一输入端用于接收测试控制信号，输出端用于输出测试复位信号。
10.另外，控制单元用于接收模式解码信号，且控制单元被配置为，基于复位消除信号去除模式解码信号中包含的复位脉冲；第二与非门基于调整后的模式解码信号和中间控制信号生成第一中间信号。
11.另外，控制单元用于接收第二中间信号，且控制单元被配置为，基于复位消除信号去除第二中间信号中包含的复位脉冲；控制或门基于调整后的第二中间信号和测试控制信号生成测试复位信号。
12.另外，控制单元用于接收测试复位信号，且控制单元被配置为，基于复位消除信号去除测试复位信号中包含的复位脉冲；测试信号生成模块基于调整后的测试复位信号生成测试指示信号。
13.另外，控制单元，包括：第四与非门，一输入端用于接收复位消除信号，另一输入端连接于传输模块中；控制反相器，输入端连接第四与非门的输出端，输出端连接于传输模块中。
14.另外，控制单元用于接收第一中间信号，且控制单元被配置为，基于复位消除信号去除第一中间信号中包含的复位脉冲；第三与非门基于调整后的第一中间信号和复位信号生成第二中间信号。
15.另外，控制单元，包括：第二或非门，一输入端用于接收复位消除信号，另一输入端用于接收第一中间信号；控制反相器，输入端连接第二或非门的输出端，输出端连接第三与非门的输出端。
16.另外，模式控制结构还包括：驱动模块，用于根据驱动脉冲提供复位消除信号。
17.另外，驱动模块，包括：第一控制或非门和第二控制或非门，其中，第一控制或非门的一输入端连接第二控制或非门的输出端，第二控制或非门的一输入端连接第一控制或非门的输出端，第一控制或非门的另一输入端用于接收驱动脉冲，输出端用于输出复位消除信号，第二控制或非门的另一输入端用于接收开关信号，开关信号用于导通驱动模块。
18.另外，驱动模块，包括：第一控制与非门和第二控制与非门，其中，第一控制与非门的一输入端连接第二控制与非门的输出端，第二控制与非门的一输入端连接第一控制与非门的输出端，第一控制与非门的另一输入端用于接收开关信号，开关信号用于导通驱动模块，第二控制与非门的另一输入端用于接收驱动脉冲，输出端用于输出复位消除信号。
19.另外，开关信号基于存储器的反熔丝存储单元提供。当反熔丝存储单元未熔断时，提供的开关信号为高电平，开启驱动模块；当反熔丝存储单元熔断后，提供的开关信号为低电平，关闭驱动模块，从而禁止提供复位消除信号，避免提供给用户的存储器开启测试模式，影响用户的正常使用。
20.本公开又一实施例还提供了一种存储器，采用上述实施例提供的模式控制结构控
制存储器的工作模式，当a7位设置为0，消除存储器内部产生的dft复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。
附图说明
21.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1为本公开一实施例提供的模式控制结构的结构示意图；
23.图2～图5为本公开一实施例提供的模式控制结构的不同具体结构示意图；
24.图6为本公开一实施例提供的模式控制结构中各信号的时序示意图；
25.图7为本公开一实施例提供的一种驱动模块的具体结构示意图；
26.图8为本公开一实施例提供的另一种驱动模块的具体结构示意图。
具体实施方式
27.由背景技术可知，对于目前的dram结构，在配置模式寄存器的过程中，将a7位设置为0，存储器内部会产生dft(design for test)复位信号，以复位存储器的测试指示信号，此时存储器无法稳定处于测试模式。
28.本公开一实施例提供了一种模式控制结构，当a7位设置为0，消除存储器内部产生的dft复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。
29.本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
30.图1为本实施例提供的模式控制结构的结构示意图，图2～图5为本实施例提供的模式控制结构的不同具体结构示意图，图6为本实施例提供的模式控制结构中各信号的时序示意图，图7为本实施例提供的一种驱动模块的具体结构示意图，图8为本实施例提供的另一种驱动模块的具体结构示意图，以下结合附图对本实施例提供的模式控制结构进行详细说明，具体如下：
31.参考图1～图5，模式控制结构，包括：
32.配置模块101，用于接收存储器的预控制信号pamrt《7》和模式控制信号，配置模块101被配置为，若预控制信号pamrt《7》有效，则基于模式选择信号生成中间控制信号。
33.需要说明的是，预控制信号pamrt《7》即存储器中的a7信号，本实施例中提到的预控制信号pamrt《7》有效指a7信号为低电平。
34.传输模块201，一输入端连接配置模块101的输出端，另一输入端用于接收模式解码信号mrsset，其中，模式解码信号mrsset中包含解码模式寄存器的控制命令而产生的复
位脉冲，传输模块201被配置为，基于模式解码信号mrsset和中间控制信号生成测试复位信号tdftrst。
35.需要说明的是，对于模式解码信号mrsset，所包含的解码模式寄存器的控制命令而产生的复位脉冲即背景技术中提及的dft(design for test)复位信号。
36.控制单元301，设置于传输模块201中，用于接收复位消除信号，控制单元301被配置为，基于复位消除信号去除测试复位信号中包含的复位脉冲。
37.测试信号生成模块401，连接传输模块201的输出端，被配置为，基于测试复位信号生成测试指示信号，测试指示信号用于指示存储器是否处于测试模式。
38.具体地，当测试指示信号为高电平，存储器处于测试模式；当测试指示信号为低电平，存储器处于正常模式。
39.本公开实施例通过设置控制单元301，控制单元301通过接收的复位消除信号，清除模式解码信号mrsset中的复位脉冲对生成的测试复位信号tdftrst的影响，使得生成的测试复位信号tdftrst不再包含复位脉冲，从而避免测试指示信号被复位，使得存储器可以稳定地处于测试模式下进行测试。
40.参考图2～图5，在一些实施例中，配置模块101，包括：第一与非门110，每一输入端分别用于接收子选择信号，其中，第一与非门110的所有输入端接收的多个子选择信号构成模式选择信号。第一或非门120，一输入端连接第一与非门110的输出端，另一输入端用于接收预控制信号pamrt《7》，输出端用于输出中间控制信号。具体地，在本实施例中，子选择信号为pbgmrb《0》、pbamrb《0》和pbamrb《1》，即存储器的bg0信号、ba0信号和ba1信号。
41.在一些实施例中，传输模块201，包括：第二与非门210，一输入端端用于接收中间控制信号，另一输入端用于接收模式解码信号mrsset，输出端用于输出第一中间信号mrsetb。第三与非门220，一输入端用于接收第一中间信号mrsetb，另一输入端用于接收复位信号，输出端用于输出第二中间信号pmrstt。控制或门230，一输入端用于接收第二中间信号pmrstt，另一输入端用于接收测试控制信号tclrt，输出端用于输出测试复位信号tdftrst。
42.具体地，在本实施例中，复位信号包括第一复位信号preset和第二复位信号twrstpb，对于第一复位信号preset和第二复位信号twrstpb的值，在其他测试模式为低电平，并且阻碍当前测试模式，因此在本实施例中，第一复位信号preset和第二复位信号twrstpb恒为高电平；对于测试控制信号tclrt，测试控制信号tclrt用于使模式寄存器操作无效，因此在本实施例中，测试控制信号tclrt恒为低电平。
43.对于控制单元301，本实施例给出了四种控制单元301的设置方式，具体如下：
44.在一些实施例中，参考图2，控制单元301用于接收模式解码信号mrsset，且控制单元301被配置为，基于复位消除信号去除模式解码信号mrsset中包含的复位脉冲，第二与非门210基于调整后的模式解码信号mrsset和中间控制信号生成第一中间信号。
45.在本示例中，控制单元301包括：第四与非门310，一输入端用于接收复位消除信号，另一输入端连接传输模块201的一输入端，用于接收模式解码信号mrsset；控制反相器320，输入端连接第四与非门310的输出端，输出端连接传输模块201的第二与非门210的一输入端，用于输出调整后的模式解码信号mrsset。
46.参考图6，pbgmrb《0》＝1、pbamrb《0》＝1、pbamrb《1》＝1，即模式寄存器的模式选择
输入为111，预控制信号pamrt《7》＝0，根据第一与非门110和第一或非门120生成的中间控制信号为高电平；调整前的模式解码信号mrsset中包含复位脉冲，此时模式解码信号mrsset的时序为1
°
，相应地第二与非门210输出的第一中间信号mrsetb的时序为3
°
，相应地第一复位信号preset和第二复位信号twrstpb为高电平，相应地第三与非门220输出的第二中间信号mrsetb的时序为5
°
，相应地控制或非门230输出的测试复位信号tdftrst的时序为7
°
，测试控制信号tclrt恒为低电平，相应地测试信号生成模块401生成的测试复位信号tdftrst的时序为9
°
。
47.复位脉冲信号为低电平，第四与非门310和控制反相器320基于复位脉冲信号和调整前的模式解码信号mrsset生成调整后的模式解码信号mrsset的时序为2
°
，去除了模式解码信号mrsset中包含复位脉冲，相应地第二与非门210输出的第一中间信号mrsetb的时序为4
°
，相应地第一复位信号preset和第二复位信号twrstpb为高电平，相应地第三与非门220输出的第二中间信号mrsetb的时序为6
°
，相应地控制或非门230输出的测试复位信号tdftrst的时序为8
°
，测试控制信号tclrt恒为低电平，相应地测试信号生成模块401生成的测试复位信号tdftrst的时序为10
°
，测试指示信号持续为高，避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试。
48.在一些实施例中，参考图3，控制单元301用于接收第二中间信号pmrstt，且控制单元301被配置为，基于复位消除信号去除第二中间信号pmrstt中包含的复位脉冲，控制或门230基于调整后的第二中间信号pmrstt和测试控制信号tclrt生成测试复位信号tdftrst。
49.在本示例中，控制单元301包括：第四与非门310，一输入端用于接收复位消除信号，另一输入端连接传输模块201的第三与非门220的输出端，用于接收第二中间信号pmrstt；控制反相器320，输入端连接第四与非门310的输出端，输出端连接传输模块201的控制或门230的一输入端，用于输出调整后的第二中间信号pmrstt。
50.参考图6，pbgmrb《0》＝1、pbamrb《0》＝1、pbamrb《1》＝1，即模式寄存器的模式选择输入为111，预控制信号pamrt《7》＝0，根据第一与非门110和第一或非门120生成的中间控制信号为高电平；调整前的模式解码信号mrsset的时序为1
°
，相应地第二与非门210输出的第一中间信号mrsetb的时序为3
°
，复位脉冲信号为低电平，第一复位信号preset和第二复位信号twrstpb为高电平，相应地第四与非门310和控制反相器320基于复位脉冲信号和调整前的第二中间信号mrsetb生成调整后的第二中间信号mrsetb的时序为6
°
，去除了第二中间信号mrsetb中包含复位脉冲，相应地控制或非门230输出的测试复位信号tdftrst的时序为8
°
，测试控制信号tclrt恒为低电平，相应地测试信号生成模块401生成的测试复位信号tdftrst的时序为10
°
，测试指示信号持续为高，避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试。
51.在一些实施例中，参考图4，控制单元301用于接收测试复位信号tdftrst，且控制单元301被配置为，基于复位消除信号去除测试复位信号tdftrst中包含的复位脉冲，测试信号生成模块401基于调整后的测试复位信号tdftrst生成测试指示信号。
52.在本示例中，控制单元301包括：第四与非门310，一输入端用于接收复位消除信号，另一输入端连接传输模块201的控制或门230的输出端，用于接收测试复位信号tdftrst；控制反相器320，输入端连接第四与非门310的输出端，输出端连接传输模块201的输出端，用于输出调整后的测试复位信号tdftrst。
53.参考图6，pbgmrb《0》＝1、pbamrb《0》＝1、pbamrb《1》＝1，即模式寄存器的模式选择输入为111，预控制信号pamrt《7》＝0，根据第一与非门110和第一或非门120生成的中间控制信号为高电平；调整前的模式解码信号mrsset的时序为1
°
，相应地第二与非门210输出的第一中间信号mrsetb的时序为3
°
，第一复位信号preset和第二复位信号twrstpb为高电平，相应地第三与非门220输出的第二中间信号mrsetb的时序为5
°
，相应地控制或非门230输出的测试复位信号tdftrst的时序为7
°
，复位脉冲信号为低电平，测试控制信号tclrt恒为低电平，相应地第四与非门310和控制反相器320基于复位脉冲信号和调整前的测试复位信号tdftrst生成调整后的测试复位信号tdftrst的时序为10
°
，去除了测试复位信号tdftrst中包含复位脉冲，测试指示信号持续为高，避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试。
54.在一些实施例中，参考图5，控制单元301用于接收第一中间信号mrsetb，且控制单元301被配置为，基于复位消除信号去除第一中间信号mrsetb中包含的复位脉冲，第三与非门220基于调整后的第一中间信号mrsetb和复位信号生成第二中间信号pmrstt。
55.在本示例中，控制单元301包括：第二或非门330，一输入端用于接收复位消除信号，另一输入端连接传输模块201的第二或非门210的输出端，用于接收第一中间信号mrsetb；控制反相器320，输入端连接第二或非门330的输出端，输出端连接传输模块201的第三或非门220的输出端，用于输出调整后的第一中间信号mrsetb。
56.在本示例中，pbgmrb《0》＝1、pbamrb《0》＝1、pbamrb《1》＝1，即模式寄存器的模式选择输入为111，预控制信号pamrt《7》＝0，根据第一与非门110和第一或非门120生成的中间控制信号为高电平；调整前的模式解码信号mrsset的时序为1
°
，复位脉冲信号为高电平，相应地第二或非门330和控制反相器320基于复位脉冲信号和调整前的第一中间信号mrsetb生成调整后的第一中间信号mrsetb的的时序为4
°
，第一复位信号preset和第二复位信号twrstpb为高电平，相应地第三与非门220输出的第二中间信号mrsetb的时序为6
°
，相应地控制或非门230输出的测试复位信号tdftrst的时序为8
°
，测试控制信号tclrt恒为低电平，相应地测试信号生成模块401生成的测试复位信号tdftrst的时序为10
°
，测试指示信号持续为高，避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试。
57.参考图7和图8，在一些实施例中，模式控制结构还包括：驱动模块501，用于根据驱动脉冲提供复位消除信号。
58.在一个例子中，参考图7，驱动模块501包括：第一控制或非门510和第二控制或非门520，其中第一控制或非门510的一输入端连接第二控制或非门520的输出端，第二控制或非门520的一输入端连接第一控制或非门510的输出端，第一控制或非门510的另一输入端用于接收驱动脉冲，输出端用于输出复位消除信号，第二控制或非门520的另一输入端用于接收开关信号，开关信号用于导通驱动模块501。
59.具体地，驱动模块501为由或非门构成的rs触发器，此时rs触发器基于高电平触发，此时置0输入端用于接收驱动脉冲，置1输入端用于接收基于反相器输入的开关信号，当开关信号为高电平时，驱动模块501启动，此时当驱动脉冲存在高电平脉冲，产生低电平的复位消除信号，从而避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试；当开关信号为低电平时，产生的复位消除信号为高电平，无法用于测试指示信号
的复位，即关闭驱动模块501。
60.在一个例子中，参考图8，驱动模块501包括：第一控制与非门530和第二控制与非门540，其中第一控制与非门530的一输入端连接第二控制与非门540的输出端，第二控制与非门540的一输入端连接第一控制与非门530的输出端，第一控制与非门530的另一输入端用于接收开关信号，开关信号用于导通驱动模块501，第二控制与非门540的另一输入端用于接收驱动脉冲，输出端用于输出复位消除信号。
61.具体地，驱动模块501为由与非门构成的rs触发器，此时rs触发器基于低电平触发，此时置0输入端用于接收基于反相器输出的驱动脉冲，置1输入端用于接收开关信号，当开关信号为高电平时，驱动模块501启动，此时当驱动脉冲存在高电平脉冲，产生低电平的复位消除信号，从而避免了测试指示信号的复位，使得存储器可以稳定地处于测试模式下进行测试；当开关信号为低电平时，产生的复位消除信号为高电平，无法用于测试指示信号的复位，即关闭驱动模块501。
62.在一些实施例中，开关信号基于存储器的反熔丝存储单元提供，即当反熔丝存储单元未熔断时，提供的开关信号为高电平，开启驱动模块501；当反熔丝存储单元熔断后，提供的开关信号为低电平，关闭驱动模块501，从而禁止提供复位消除信号，避免提供给用户的存储器开启测试模式，影响用户的正常使用。
63.本公开实施例通过设置控制单元301，控制单元301通过接收的复位消除信号，清除模式解码信号mrsset中的复位脉冲对生成的测试复位信号tdftrst的影响，使得生成的测试复位信号tdftrst不再包含复位脉冲，从而避免测试指示信号被复位，使得存储器可以稳定地处于测试模式下进行测试。
64.本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
65.需要说明的是，上述实施例所提供的模式控制结构中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的模式控制结构实施例。
66.本公开又一实施例提供一种存储器，采用上述实施例提供的模式控制结构控制存储器的工作模式，当a7位设置为0，消除存储器内部产生的dft复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。
67.具体地，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器dram、同步动态随机存取存储器sdram、双倍数据速率同步动态随机存取存储器ddr sdram、低功率双倍数据速率同步动态随机存取存储器lpddr sdram、图形双倍数据速率同步动态随机存取存储器gddr sdram、双倍数据速率类型双同步动态随机存取存储器ddr2sdram、双倍数据速率类型三同步动态随机存取存储器ddr3sdram、双倍数据速率第四代同步动态随机存取存储器ddr4sdram、晶闸管随机存取存储器tram等；或者可以是非易失性存储器，例如相变随机存取存储器pram、磁性随机存取存储器mram、电阻式随机存取存储器rram等。
68.本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

技术特征：

1.一种模式控制结构，其特征在于，包括：配置模块，用于接收存储器的预控制信号和模式寄存器的模式选择信号，所述配置模块被配置为，若所述预控制信号有效，则基于所述模式选择信号生成中间控制信号；传输模块，一输入端连接所述配置模块的输出端，另一输入端用于接收模式解码信号，其中，所述模式解码信号中包含解码所述模式寄存器的控制命令而产生的复位脉冲，所述传输模块被配置为，基于所述模式解码信号和所述中间控制信号生成测试复位信号；控制单元，设置于所述传输模块中，用于接收复位消除信号，所述控制单元被配置为，基于所述复位消除信号去除所述测试复位信号中包含的所述复位脉冲；测试信号生成模块，连接所述传输模块的输出端，被配置为，基于所述测试复位信号生成测试指示信号，所述测试指示信号用于指示所述存储器是否处于测试模式。2.根据权利要求1所述的模式控制结构，其特征在于，所述配置模块，包括：第一与非门，每一输入端分别用于接收子选择信号，其中，所述第一与非门的所有输入端接收的多个所述子选择信号构成所述模式选择信号；第一或非门，一输入端连接所述第一与非门的输出端，另一输入端用于接收所述预控制信号，输出端用于输出所述中间控制信号。3.根据权利要求1所述的模式控制结构，其特征在于，所述传输模块，包括：第二与非门，一输入端用于接收所述中间控制信号，另一输入端用于接收所述模式解码信号，输出端用于输出第一中间信号；第三与非门，一输入端用于接收所述第一中间信号，另一输入端用于接收复位信号，输出端用于输出第二中间信号；控制或门，一输入端用于接收所述第二中间信号，另一输入端用于接收测试控制信号，输出端用于输出所述测试复位信号。4.根据权利要求3所述的模式控制结构，其特征在于，包括：所述控制单元用于接收所述模式解码信号，且所述控制单元被配置为，基于所述复位消除信号去除所述模式解码信号中包含的所述复位脉冲；所述第二与非门基于调整后的所述模式解码信号和所述中间控制信号生成所述第一中间信号。5.根据权利要求3所述的模式控制结构，其特征在于，包括：所述控制单元用于接收所述第二中间信号，且所述控制单元被配置为，基于所述复位消除信号去除所述第二中间信号中包含的所述复位脉冲；所述控制或门基于调整后的所述第二中间信号和所述测试控制信号生成所述测试复位信号。6.根据权利要求3所述的模式控制结构，其特征在于，包括：所述控制单元用于接收所述测试复位信号，且所述控制单元被配置为，基于所述复位消除信号去除所述测试复位信号中包含的所述复位脉冲；所述测试信号生成模块基于调整后的所述测试复位信号生成所述测试指示信号。7.根据权利要求4～6中任一项所述的模式控制结构，其特征在于，所述控制单元，包括：第四与非门，一输入端用于接收所述复位消除信号，另一输入端连接于所述传输模块
中；控制反相器，输入端连接所述第四与非门的输出端，输出端连接于所述传输模块中。8.根据权利要求3所述的模式控制结构，其特征在于，包括：所述控制单元用于接收所述第一中间信号，且所述控制单元被配置为，基于所述复位消除信号去除所述第一中间信号中包含的所述复位脉冲；所述第三与非门基于调整后的所述第一中间信号和所述复位信号生成所述第二中间信号。9.根据权利要求8所述的模式控制结构，其特征在于，所述控制单元，包括：第二或非门，一输入端用于接收所述复位消除信号，另一输入端用于接收所述第一中间信号；控制反相器，输入端连接所述第二或非门的输出端，输出端连接所述第三与非门的输出端。10.根据权利要求1所述的模式控制结构，其特征在于，还包括：驱动模块，用于根据驱动脉冲提供所述复位消除信号。11.根据权利要求10所述的模式控制结构，其特征在于，所述驱动模块，包括：第一控制或非门和第二控制或非门，其中，所述第一控制或非门的一输入端连接所述第二控制或非门的输出端，所述第二控制或非门的一输入端连接所述第一控制或非门的输出端，所述第一控制或非门的另一输入端用于接收所述驱动脉冲，输出端用于输出所述复位消除信号，所述第二控制或非门的另一输入端用于接收开关信号，所述开关信号用于导通所述驱动模块。12.根据权利要求10所述的模式控制结构，其特征在于，所述驱动模块，包括：第一控制与非门和第二控制与非门，其中，所述第一控制与非门的一输入端连接所述第二控制与非门的输出端，所述第二控制与非门的一输入端连接所述第一控制与非门的输出端，所述第一控制与非门的另一输入端用于接收开关信号，所述开关信号用于导通所述驱动模块，所述第二控制与非门的另一输入端用于接收所述驱动脉冲，输出端用于输出所述复位消除信号。13.根据权利要求11或12所述的模式控制结构，其特征在于，所述开关信号基于存储器的反熔丝存储单元提供。14.一种存储器，其特征在于，采用权利要求1～13中任一项所述的模式控制结构控制存储器的工作模式。

技术总结

本公开涉及半导体电路设计领域，特别涉及一种模式控制结构、测试模式控制方法及存储器，包括：配置模块，用于接收存储器的预控制信号和模式寄存器的模式选择信号，若所述预控制信号有效，则基于所述模式选择信号生成中间控制信号；传输模块，基于所述模式解码信号和所述中间控制信号生成测试复位信号；控制单元，设置于所述传输模块中，用于接收复位消除信号，被配置为，基于所述复位消除信号去除所述测试复位信号中包含的所述复位脉冲；测试信号生成模块，被配置为，基于所述测试复位信号生成测试指示信号；当A7位设置为0，消除存储器内部产生的DFT复位信号，使得存储器的测试指示信号避免被复位，存储器可以稳定地处于测试模式下进行测试。式下进行测试。式下进行测试。