脉冲产生器、错误检查与清除电路和存储器的制作方法

1.本公开涉及半导体存储器技术领域，尤其涉及一种脉冲产生器、错误检查与清除电路和存储器。

背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)存在错误检查与清除(error check and scrub，ecs)模式，ecs模式允许dram内部读取、修改检测到的错误码字，同时记录错误计数。ecs模式中可以借助多用途指令mpc、自刷新指令self_refresh或者刷新指令refresh产生ecs命令信号，然后利用ecs命令信号产生稳定的ecs脉冲信号来完成内部激活、读写和预充电操作命令。目前，在不同的工作场景下，ecs命令信号的脉冲宽度存在较大变化，导致ecs脉冲信号的脉冲宽度不稳定，ecs模式可能发生错误，影响了存储器的性能。

技术实现要素：

3.本公开提供了一种脉冲产生器、错误检查与清除电路和存储器，该脉冲产生器能够产生具有稳定脉冲宽度的ecs脉冲信号，避免ecs模式中发生错误。
4.本公开的技术方案是这样实现的：
5.第一方面，本公开实施例提供了一种脉冲产生器，所述脉冲产生器包括：
6.延迟模块，配置为接收ecs命令信号，对所述ecs命令信号进行延迟处理，输出延迟命令信号；其中，所述ecs命令信号和所述延迟命令信号之间的延迟为第一预设值；
7.锁存模块，配置为接收所述ecs命令信号和所述延迟命令信号，基于所述ecs命令信号和所述延迟命令信号进行锁存处理，输出ecs脉冲信号；
8.其中，所述ecs命令信号的脉冲宽度存在多个取值，且所述ecs脉冲信号的脉冲宽度为所述第一预设值。
9.在一些实施例中，所述ecs命令信号和所述ecs脉冲信号的初始值均为第一电平值；所述锁存模块，具体配置为在所述ecs命令信号由所述第一电平值变化为第二电平值时，控制所述ecs脉冲信号由所述第一电平值变化为所述第二电平值；在所述延迟命令信号由所述第一电平值变化为所述第二电平值时，控制所述ecs脉冲信号由所述第二电平值变化为所述第一电平值。。
10.在一些实施例中，所述锁存模块，还配置为接收复位信号；基于所述复位信号，控制所述ecs脉冲信号的初始状态为第一电平值。
11.在一些实施例中，所述锁存模块包括第一或非门和第二或非门；其中，所述第一或非门的第一输入端接收所述ecs命令信号，所述第一或非门的第二输入端与所述第二或非门的输出端连接；所述第二或非门的第一输入端与所述第一或非门的输出端连接，所述第二或非门的第二输入端接收所述延迟命令信号，所述第二或非门的第三输入端接收所述复位信号；相应地，所述第二或非门的输出端用于输出所述ecs脉冲信号。
12.在一些实施例中，所述锁存模块还包括第一反相器和第二反相器；其中，所述第一反相器的输入端与所述第二或非门的输出端连接，所述第二反相器的输入端与所述第一反相器的输出端连接；相应地，所述第二反相器的输出端用于输出所述ecs脉冲信号。
13.在一些实施例中，所述延迟模块包括第一延迟单元和调整单元；其中，所述第一延迟单元，配置为接收所述ecs命令信号，输出中间延迟信号；其中，所述ecs命令信号和所述中间延迟信号之间的延迟值小于所述第一预设值；所述调整单元，配置为接收调节参数和所述中间延迟信号，基于所述调节参数对所述中间延迟信号进行延迟处理，输出所述延迟命令信号。
14.在一些实施例中，所述延迟模块包括调整单元；其中，所述调整单元，配置为接收调节参数，基于所述调节参数对所述ecs命令信号进行延迟处理，输出所述延迟命令信号。
15.在一些实施例中，所述调节参数包括n位调节子信号，所述调整单元包括串联设置的n个延迟子模块，且第1个延迟子模块的输入端形成所述调整单元的输入端，第(i+1)个延迟子模块的输入端与第i个延迟子模块的输出端连接，第n个延迟子模块的输出端形成所述调整单元的输出端；所述调整单元，具体用于在第i位调节子信号属于上调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行延迟传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行直接传输处理；或者，在第i位调节子信号属于下调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行直接传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行延迟传输处理；其中，i和n均为正整数，且i小于或等于n。
16.在一些实施例中，每一所述延迟子模块均包括第一路径和第二路径，所述第一路径上设置有第二延迟单元，且所述第二延迟单元用于使输入信号产生第二预设值的延迟；其中，所述第二预设值小于所述第一预设值；其中，第i个所述延迟子模块，配置为接收输入信号、第i位调节子信号和第i位调节子信号的反相信号；以及基于第i位所述调节子信号的电平状态，通过所述第一路径对所述输入信号进行延迟传输处理，或者，通过所述第二路径对所述输入信号进行直接传输处理。
17.在一些实施例中，在第i位调节子信号属于上调参数的情况下，第i个所述延迟子模块还包括第一与非门、第二与非门和第三与非门；其中，所述第一与非门的第一输入端与第i位所述调节子信号的反相信号连接；所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径；所述第二与非门的第一输入端与第i位所述调节子信号连接；所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第二延迟单元的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第一路径。
18.在一些实施例中，在第i位调节子信号属于下调参数的情况下，第i个所述延迟子模块还包括第一与非门、第二与非门和第三与非门；其中，所述第一与非门的第一输入端与第i位所述调节子信号的反相信号连接；所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第二延迟单元的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出
第i个所述延迟子模块的输出信号，以构成所述第一路径；所述第二与非门的第一输入端与第i位所述调节子信号连接，所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径。
19.在一些实施例中，所述脉冲产生器应用于存储器；其中，所述n位调节子信号是在所述存储器的测试模式中经由外部命令设置的；或者，所述n位调节子信号是基于所述存储器的温度译码确定的；或者，所述n位调节子信号的一部分是在所述存储器的测试模式中经由外部命令设置的，且所述n位调节子信号的其余部分是基于所述存储器的温度译码确定的。
20.第二方面，本公开实施例提供了一种错误检查与清除电路，所述错误检查与清除电路包括命令产生模块和如第一方面所述的脉冲产生器；其中，
21.所述命令产生模块，配置为在第一工作模式下，接收外部发送的多用途指令，基于所述多用途指令，输出ecs命令信号；其中，所述ecs命令信号的脉冲宽度与所述多用途指令的脉冲宽度相关联，且所述多用途指令的脉冲宽度存在多个取值；
22.所述脉冲产生器，配置为基于所述ecs命令信号，输出ecs脉冲信号，且所述ecs脉冲信号的脉冲宽度为第一预设值。
23.在一些实施例中，所述命令产生模块，配置为在第二工作模式下，基于刷新指令或自刷新指令，输出所述ecs命令信号。
24.第三方面，本公开实施例提供了一种存储器，所述存储器至少包括如第二方面所述的错误检查与清除电路。
25.本公开实施例提供了一种脉冲产生器、错误检查与清除电路和存储器，该脉冲产生器包括：延迟模块，配置为接收ecs命令信号，对ecs命令信号进行延迟处理，输出延迟命令信号；其中，ecs命令信号和延迟命令信号之间的延迟为第一预设值；锁存模块，配置为接收ecs命令信号和延迟命令信号，基于ecs命令信号和延迟命令信号进行锁存处理，输出ecs脉冲信号；其中，ecs命令信号的脉冲宽度存在多个取值，且ecs脉冲信号的脉冲宽度为第一预设值。这样，ecs脉冲信号的脉冲宽度取决于ecs命令信号和延迟命令信号之间的延迟值，即ecs脉冲信号的脉冲宽度仅由延迟模块对ecs命令信号延迟处理决定，而不会受到ecs命令信号的脉冲宽度的影响，因此，脉冲产生器能够产生具有稳定脉冲宽度的ecs脉冲信号，避免ecs模式中发生错误，最终提高存储器的性能。
附图说明
26.图1为一种ecs电路的结构示意图；
27.图2为一种脉冲产生器的结构示意图；
28.图3为一种信号时序示意图；
29.图4为本公开实施例提供的一种脉冲产生器的结构示意图；
30.图5为本公开实施例提供的一种信号时序示意图；
31.图6为本公开实施例提供的一种锁存模块的结构示意图一；
32.图7为本公开实施例提供的一种锁存模块的结构示意图二；
33.图8为本公开实施例提供的另一种脉冲产生器的结构示意图；
34.图9为本公开实施例提供的又一种脉冲产生器的结构示意图；
35.图10为本公开实施例提供的一种调节单元的结构示意图；
36.图11为本公开实施例提供的一种错误检查与清除电路的结构示意图；
37.图12为本公开实施例提供的一种存储器的组成结构示意图。
具体实施方式
38.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
39.动态随机存取存储器(dynamic random access memory，dram)
40.同步动态随机存取存储器(synchronous dynamic random access memory，sdram)
41.双倍数据速率内存(double data rate sdram，ddr)
42.第5代ddr标准(ddr5 specification，ddr5 spec)
43.以ddr5 dram为例，ecs模式可以分为自动ecs操作模式和手动ecs操作模式。在手动ecs操作模式下，利用内存控制器(controller)发送的多用途指令mpc产生ecs命令信号；在自动ecs操作模式下，利用刷新指令或自刷新指令来产生ecs命令信号。在ecs命令信号之后，需要进行激活、读写、预充电操作。参见图1，其示出了一种ecs电路的结构示意图。如图1所示，ecs电路至少包括命令产生模块和脉冲产生器。如图1所示，在手动ecs操作模式下，命令产生模块从内存控制器(controller)处接收多用途指令mpc，特定的多用途指令mpc可以产生ecs命令信号ecs_cmd；然而，在自动ecs操作模式下，此时并不存在多用途指令mpc，因此命令产生模块偷取刷新指令refresh或自刷新指令self_refresh来产生ecs命令信号ecs_cmd。然后，脉冲产生器利用ecs命令信号ecs_cmd产生稳定的ecs脉冲信号ecs_pulse，ecs脉冲信号ecs_pulse用来做内部激活、读写和预充电操作。
44.对于存储器来说，所需要的ecs脉冲信号ecs_pulse的脉冲宽度大约为2ns。参见图2，其示出了一种脉冲产生器的结构示意图。如图2所示，脉冲产生器包括两个反相器、一个与非门和一个延迟单元，且延迟单元固定产生2纳秒(nanosecond，ns)的延迟。也就是说，延迟命令信号ecs_delay的反相信号经过2ns的延迟后产生延迟命令信号ecs_delay，延迟命令信号ecs_delay和延迟命令信号ecs_delay进行与运算，以产生ecs脉冲信号ecs_pulse。在自动ecs操作模式下，偷取的自刷新指令self_refresh的脉冲宽度大约为2.5ns，该脉冲产生的ecs命令信号ecs_cmd的脉冲宽度符合要求。在手动ecs操作模式下，通过多用途指令
mpc产生ecs命令信号ecs_cmd时，外部controller发送的多用途指令mpc的脉冲宽度可以是1个时钟周期(tck)或者多个tck。也就是说，对于图2所示的脉冲产生器，在手动ecs操作模式时，假如外部工作频率较大且多用途指令mpc仅包括1个tck，产生的ecs命令信号ecs_cmd的脉冲宽度较小，此时无法产生需要的ecs脉冲信号ecs_pulse。
45.以工作频率为3200兆比特/秒(million bits per second，mbps)，多用途指令mpc的脉冲宽度为1tck和5tck为例，对ecs脉冲信号ecs_pulse的变化情况进行说明。参见图3，其示出了一种信号时序示意图。如图3中的(a)所示，在多用途指令mpc的脉冲宽度为5tck的情况下，ecs命令信号ecs_cmd的脉冲宽度大概为3.125ns，延迟命令信号ecs_delay和ecs命令信号ecs_cmd之间的延迟为2ns，ecs脉冲信号ecs_pulse的下降沿是由延迟命令信号ecs_delay的下降沿产生的，所以ecs脉冲信号ecs_pulse的脉冲宽度也为2ns；如图3中的(b)所示，在多用途指令mpc的脉冲宽度为1tck的情况下，ecs命令信号ecs_cmd的脉冲宽度大概为0.625ns，延迟命令信号ecs_delay和ecs命令信号ecs_cmd之间的延迟为2ns，ecs脉冲信号ecs_pulse的下降沿是由ecs命令信号ecs_cmd的下降沿产生的，所以ecs脉冲信号ecs_pulse的脉冲宽度为0.625ns，无法满足需求。
46.简言之，在手动ecs操作模式中需要通过多用途指令mpc来产生ecs命令，进而产生ecs脉冲信号ecs_pulse，由于多用途指令mpc的脉冲宽度可以为1个tck或多个tck，当使用图2所示的脉冲产生器产生ecs脉冲信号ecs_pulse时，如果外部工作频率变化，对应的ecs命令信号的脉冲宽度也会变化。如果外部工作频率较大，无法产生符合要求的ecs脉冲信号ecs_pulse。因此，需要一个稳定的自动脉冲产生器产生脉冲宽度大约为2ns的ecs脉冲信号ecs_pulse，以解决ecs模式中遇到的问题。
47.基于此，本公开实施例提供了一种脉冲产生器，该脉冲产生器包括：延迟模块，配置为接收ecs命令信号，对ecs命令信号进行延迟处理，输出延迟命令信号；其中，ecs命令信号和延迟命令信号之间的延迟为第一预设值；锁存模块，配置为接收ecs命令信号和延迟命令信号，基于ecs命令信号和延迟命令信号进行锁存处理，输出ecs脉冲信号；其中，ecs命令信号的脉冲宽度存在多个取值，且ecs脉冲信号的脉冲宽度为第一预设值。这样，ecs脉冲信号的脉冲宽度取决于ecs命令信号和延迟命令信号之间的延迟值，即ecs脉冲信号的脉冲宽度仅由延迟模块对ecs命令信号延迟处理决定，而不会受到ecs命令信号的脉冲宽度的影响，因此，脉冲产生器能够产生具有稳定脉冲宽度的ecs脉冲信号，避免ecs模式中发生错误，最终提高存储器的性能。
48.下面将结合附图对本公开各实施例进行详细说明。
49.在本公开的一实施例中，参见图4，其示出了本公开实施例提供的一种脉冲产生器10的结构示意图。如图4所示，脉冲产生器10包括：
50.延迟模块11，配置为接收ecs命令信号，对ecs命令信号进行延迟处理，输出延迟命令信号；其中，ecs命令信号和延迟命令信号之间的延迟为第一预设值；
51.锁存模块12，配置为接收ecs命令信号和延迟命令信号，基于ecs命令信号和延迟命令信号进行锁存处理，输出ecs脉冲信号。
52.在这里，ecs命令信号的脉冲宽度存在多个取值，且ecs脉冲信号的脉冲宽度是第一预设值。
53.需要说明的是，本公开实施例的脉冲产生器10可以应用但不限于存储器，例如
dram、sdram、ddr等。另外，在其他模拟电路/数字电路中，均可通过本公开实施例提供的脉冲产生器10来产生具有稳定脉冲宽度的信号。
54.需要说明的是，在脉冲产生器10中，延迟模块11对ecs命令信号进行的延迟处理是预先设置好的，因此ecs命令信号和延迟命令信号之间的延迟值稳定为第一预设值；进一步地，由于ecs脉冲信号的脉冲宽度仅取决于ecs命令信号和延迟命令信号之间的延迟值，并不会受到ecs命令信号的脉冲宽度的影响，所以ecs脉冲信号的脉冲宽度同样稳定为第一预设值。这样，脉冲产生器10能够产生具有稳定脉冲宽度的ecs脉冲信号，不会受到外部工作频率的影响，保证ecs脉冲信号的波形始终符合要求，进而保证后续激活、读写和预充电等操作的顺利执行，避免ecs模式发生错误。
55.应理解，本公开实施例对于延迟值、脉冲宽度等相关数值限定均允许一定的误差。也就是说，ecs命令信号和延迟命令信号之间的延迟在误差允许的范围内为第一预设值。
56.在一些实施例中，ecs命令信号和ecs脉冲信号的初始值均为第一电平值；锁存模块11，具体配置为在ecs命令信号由第一电平值变化为第二电平值时，控制ecs脉冲信号由第一电平值变化为第二电平值；在延迟命令信号由第一电平值变化为第二电平值时，控制ecs脉冲信号由第二电平值变化为第一电平值。
57.需要说明的是，第一电平值和第二电平值不同，其具体取值可以根据实际应用场景确定。示例性的，第一电平值表示为0，第二电平值表示为1。此时，ecs脉冲信号的上升沿是由ecs命令信号的上升沿产生，ecs脉冲信号的下降沿是ecs命令信号的上升沿产生的，因此“ecs脉冲信号的脉冲宽度”与“ecs命令信号和延迟命令信号之间的延迟”是相同的，均为第一预设值。
58.如前述内容，由于ecs命令信号是根据多用途指令、刷新指令或者自刷新指令产生的，而且多用途指令的脉冲宽度存在多种可能，所以ecs命令信号的脉冲宽度存在多个取值；但是由于脉冲产生器10的结构，ecs脉冲信号的脉冲宽度始终固定为第一预设值。
59.具体来说，在手动ecs操作模式下，ecs命令信号的脉冲宽度取决于多用途指令mpc的脉冲宽度；在自动ecs操作模式下，ecs命令信号的脉冲宽度取决于刷新指令refresh或自刷新指令self_refresh的脉冲宽度。对于手动ecs操作模式来说，多用途指令mpc是内存控制器发送的，其脉冲宽度可以为1tck或者5tck等多种可能取值，且tck的大小取决于外部工作频率。
60.以外部工作频率为3200mbps为例，此时1tck＝0.625ns，5tck＝3.125ns，同时假设延迟模块11能够固定产生2ns的延迟(即第一预设值＝2ns)，参见图5，其示出了本公开实施例提供的一种信号时序示意图。如图5中的(a)所示，在多用途指令mpc的脉冲宽度为5tck的情况下，ecs命令信号ecs_cmd的脉冲宽度为3.125ns，由于ecs命令信号ecs_cmd和命令延迟信号ecs_delay之间的延迟为2ns，所以ecs脉冲信号ecs_pulse的脉冲宽度为2ns。如图5中的(b)所示，在多用途指令mpc的脉冲宽度为1tck的情况下，ecs命令信号ecs_cmd的脉冲宽度为0.625ns，由于ecs命令信号ecs_cmd和命令延迟信号ecs_delay之间的延迟为2ns，所以ecs脉冲信号ecs_pulse的脉冲宽度同样为2ns。
61.这样，在手动ecs操作下，无论多用途指令mpc的脉冲宽度为多少个tck,且无论外部工作频率处于何种范围，均可以产生稳定脉冲宽度的ecs脉冲信号，以便后续操作的正常进行。
62.在一些实施例中，锁存模块12，还配置为接收复位信号；基于复位信号，控制ecs脉冲信号的初始状态为第一电平值。这样，通过复位信号，可以保持ecs脉冲信号的初始状态为第一电平值，以实现前述的控制逻辑。
63.以下提供一种锁存模块12的具体构成。
64.在一些实施例中，如图6所示，锁存模块12包括第一或非门201和第二或非门202；其中，第一或非门201的第一输入端接收ecs命令信号ecs_cmd，第一或非门201的第二输入端与第二或非门202的输出端连接；第二或非门202的第一输入端与第一或非门201的输出端连接，第二或非门202的第二输入端接收延迟命令信号ecs_delay，第二或非门202的第三输入端接收复位信号reset；相应地，第二或非门202的输出端用于输出ecs脉冲信号ecs_pulse。
65.需要说明的是，第一或非门201和第二或非门202共同构成了一个sr锁存器(set-reset latch)，ecs命令信号ecs_cmd接入sr锁存器的set端，然后延迟命令信号ecs_delay(相当于延迟2ns的ecs命令信号)接入sr锁存器的reset端。另外，外部的复位信号reset会作为一个初始值，即在没有ecs命令信号ecs_cmd时控制ecs脉冲信号ecs_pulse一直为0。
66.结合图5和图6可知，对于sr锁存器的set端，当ecs命令信号ecs_cmd由0变化为1(上升沿)时，ecs脉冲信号ecs_pulse由0变化为1(上升沿)；然后对于sr锁存器的reset端，当延迟命令信号ecs_delay由0变化为1(上升沿)时，ecs脉冲信号ecs_pulse由1变化为0(下降沿)，保证ecs脉冲信号ecs_pulse的脉宽大约为2ns左右。
67.值得注意的是，ecs脉冲信号ecs_pulse作为第二或非门202的输出，必须要接入到第一或非门201的输入端，这样使延迟命令信号ecs_delay和复位信号reset在sr锁存器中有更高的优先级。这样，在ecs命令信号ecs_cmd的脉冲宽度大于2ns时，ecs命令信号ecs_cmd和延迟命令信号ecs_delay均为1，但是延迟命令信号ecs_delay仍然可以重置ecs脉冲信号ecs_pulse，从而保证ecs脉冲信号ecs_pulse的脉冲宽度为第一预设值。
68.在图6的基础上，如图7所示，在另一些实施例中，锁存模块12还包括第一反相器203和第二反相器204；其中，第一反相器203的输入端与第二或非门202的输出端连接，第二反相器204的输入端与第一反相器203的输出端连接；相应地，第二反相器204的输出端用于输出ecs脉冲信号。
69.需要说明的是，经由两个反相器可以对ecs脉冲信号进行延迟匹配以及驱动增强，从而ecs脉冲信号更加稳定且符合时序要求。
70.这样，与图2中的脉冲产生器相比，图7中的脉冲产生器10能够在自动ecs操作模式或手动ecs操作模式中均保证ecs脉冲信号的脉冲宽度为2ns，从而在手动ecs操作模式下ecs脉冲信号不会受外部频率的影响，无论多用途指令mpc的脉冲周期为多少个tck，均能够产生稳定脉冲宽度的ecs脉冲信号。
71.除此之外，本公开实施例还对延迟模块进行了改进，以使得延迟模块11的延迟在不同的场景中均稳定为第一预设值，而且延迟模块11的延迟可调(即第一预设值的大小是可以调整的)。
72.在一种可行的实施例中，如图8中的(a)所示，延迟模块11包括第一延迟单元111和调整单元112；其中，
73.第一延迟单元111，配置为接收ecs命令信号，输出中间延迟信号；其中，ecs命令信
号和中间延迟信号之间的延迟值小于第一预设值；
74.调整单元112，配置为接收调节参数，基于调节参数对中间延迟信号进行延迟处理，输出延迟命令信号。
75.应理解，第一延迟单元111和调整单元112属于串联连接，其前后位置可以交换。这样，第一延迟单元111能够对ecs命令信号进行固定延迟，调整单元112可以根据调节参数对ecs命令信号进行不同程度的调整，从而保证ecs命令信号和延迟命令信号之间的延迟为第一预设值。
76.示例性的，假设第一预设值为2ns，第一延迟单元111在标准环境参数下能够使得中间延迟信号相对于ecs命令信号产生1.8ns的延迟，同时调整单元112在调节参数的初始值时能够使得延迟命令信号相对于中间延迟信号产生0.2ns的延迟，从而共同实现ecs命令信号和延迟命令信号之间的延迟为2ns。
77.在一种情况下中，由于工作环境参数的变化，第一延迟单元111的延迟值发生偏移以使得中间延迟信号相对于ecs命令信号产生1.7ns的延迟，那么通过对调节参数的数值进行调整，以使得延迟命令信号相对于中间延迟信号产生0.3ns的延迟，从而ecs命令信号和延迟命令信号之间的延迟依然为2ns。由于其他因素导致的延迟偏移可进行对应理解。
78.在另一种情况中，如果希望第一预设值由2ns调整为2.5ns，那么通过对调节参数的数值进行调整，以使得延迟命令信号相对于中间延迟信号产生0.7ns的延迟，从而ecs命令信号和延迟命令信号之间的延迟调整为2.5ns。
79.这样，本公开实施例提供的延迟模块11的功能更加丰富和稳定，同样提高脉冲产生器10的性能。
80.在另一种可行的实施例中，如图8中的(b)所示，延迟模块11包括调整单元112；其中，调整单元112，配置为接收调节参数，基于调节参数对ecs命令信号进行延迟处理，输出延迟命令信号。
81.也就是说，延迟模块11均由可调节的单元构成，并不存在进行固定延迟的单元。这样，第一预设值的调节范围更加灵活，但是控制逻辑相应变多，可以应用于具有特定需求的场景中。
82.以下对调节单元112的调节原理进行具体说明。特别地，以下的说明均可应用于图8(a)所示的电路结构，或者应用于图8(b)所示的电路结构。
83.在一些实施例中，如图9中的(a)或(b)所示，脉冲产生器10应用于存储器，调节参数包括n位调节子信号，n为正整数；其中，n位调节子信号是在存储器的测试模式中经由外部命令设置的，可以称为测试模式码ts_code；或者，n位调节子信号是基于存储器的温度译码确定的，可以称为温控调节码tm_code；或者，n位调节子信号的一部分是在存储器的测试模式中经由外部命令设置的，且n位调节子信号的其余部分是基于存储器的温度译码确定，即n位调节子信号由测试模式码ts_code和温控调节码tm_code共同构成。
84.这样，在存储器处于测试模式时，用户可以发送设置命令设置测试模式码tm_code的具体数值以改变调节单元112产生的延迟，补偿延迟模块11在制造过程中的工艺偏差或因其他因素产生的偏差(或者修改第一预设值的大小)。和/或，在存储器的工作过程中，基于工作温度译码得到温控调节码ts_code，以改变调节单元112产生的延迟，即存储器可以自动根据温度情况调节延迟模块11产生的延迟值，从而补偿由于工作温度变化导致的延迟
模块11的延时偏差(或者通过修改译码规则也可以修改第一预设值的大小)。这样，延迟模块11的延时值始终为第一预设值且保持稳定，从而ecs脉冲信号的脉冲宽度符合要求，保证后续操作的正常执行。
85.在一些实施例中，参见图10，其为本公开实施例提供的一种调节单元112的结构示意图。如图10所示，调整单元112包括串联设置的n个延迟子模块(在图10中以n＝4为例进行示出)，且第1个延迟子模块的输入端调整单元112的输入端，第(i+1)个延迟子模块的输入端与第i个延迟子模块的输出端连接，第n个延迟子模块的输出端形成调整单元112的输出端。
86.需要说明的是，在调节参数的n位调节子信号中，每位调节子信号属于上调参数(例如tm_up0、ts_cd1)或下调参数(例如tm_dn0、ts_cd0)。相应的，调整单元112，具体用于在第i位调节子信号属于上调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行延迟传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行直接传输处理；或者，在第i位调节子信号属于下调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行直接传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行延迟传输处理。其中，i为正整数，且i小于或等于n
87.在这里，第一状态和第二状态不同，且具体取值可以根据实际应用场景设置。例如，第一状态可以表示为1，第二状态可以表示为0。
88.应理解，在图10中，调节单元112包括4个延迟子模块，调节参数包括tm_up0、ts_cd1、tm_dn0、ts_cd0这4位调节子信号，且ts_cd1和ts_cd0属于测试模式码，tm_up0和tm_dn0属于温控调节码，同时，tm_up0、ts_cd1属于上调参数，tm_dn0、ts_cd0属于下调参数。在实际应用过程中，延迟子模块、调节参数的调节子信号、上调参数、下调参数等的具体数量均可根据需求确定，本公开实施例仅以图10为例进行后续说明，但图10并不构成任何数量上的限定。
89.这样，对于调节单元112来说，通过设置上调参数和下调参数的具体取值，可以改变延迟子模块的工作状态，从而改变调节单元112所产生的延迟。
90.在一些实施例中，每一延迟子模块均包括第一路径和第二路径，第一路径上设置有第二延迟单元(例如图10中的34-1、34-2、34-3、34-4)，且第二延迟单元用于使输入信号产生第二预设值的延迟(例如0.1ns、0.05ns)；其中，第二预设值小于第一预设值。相应的，第i个延迟子模块，配置为接收输入信号、第i位调节子信号和第i位调节子信号的反相信号；以及基于第i位调节子信号的电平状态，通过第一路径对输入信号进行延迟传输处理，或者，通过第二路径对输入信号进行直接传输处理。
91.应理解，由于第一路径上设置有第二延迟单元，相比于第二路径，第一路径在进行信号传输时额外产生第二预设值的延时。因此，将经由第一路径的信号传输称为延迟传输处理，将经由第二路径的信号传输称为直接传输处理。
92.在这里，每个第二延迟单元用于产生第二预设值的延时，同时不同的第二延迟单元所产生的延时可以是相同的，也可以是不同的。例如，所有的第二延迟单元均产生0.1ns的延时，或者所有的第二延迟单元均产生0.05ns的延时，或者有的第二延迟单元产生0.1ns的延时且有的第二延迟单元产生0.05ns的延迟。本公开实施例后续以所有的第二延迟单元
均产生0.1ns的延时为例进行说明，但这并不构成相关限定。
93.还需要说明的是，在调节子信号属于上调参数(例如图10中的tm_up0/ts_cd1)的情况下，如果调节子信号为第一状态，那么相应的延迟子模块通过第一路径对输入信号进行延迟传输处理；如果调节子信号为第二状态，那么相应的延迟子模块通过第二路径对输入信号进行直接传输处理。相反，在调节子信号属于下调参数(例如图10中的tm_dn0/ts_cd0)的情况下，如果调节子信号为第一状态，那么相应的延迟子模块通过第二路径对输入信号进行直接传输处理；如果调节子信号为第二状态，那么相应的延迟子模块通过第一路径对输入信号进行延迟传输处理。
94.在一种具体的实施例中，在第i位调节子信号属于上调参数(具体参见图10中左起第1个、第3个延迟子模块)的情况下，第i个延迟子模块还包括第一与非门(例如图10中的31-2、31-4)、第二与非门(例如图10中的32-2、32-4)和第三与非门(例如图10中的33-2、33-4)。其中，所述第一与非门的第一输入端与第i位所述调节子信号的反相信号连接；所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径；所述第二与非门的第一输入端与第i位所述调节子信号连接；所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第二延迟单元(例如图10中的34-2、34-4)的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第一路径。
95.类似地，在第i位调节子信号属于下调参数(具体参见图10中左起第1个、第3个延迟子模块)的情况下，第i个延迟子模块还包括第一与非门(例如图10中的31-1、31-3)、第二与非门(例如图10中的32-1、32-3)和第三与非门(例如图10中的33-1、33-3)。其中，所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第二延迟单元(例如图10中的34-1、34-3)的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第一路径；
96.所述第二与非门的第一输入端与第i位所述调节子信号连接，所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径。
97.另外，如图10所示，调节单元112还包括n个第三反相器(图11以n＝4为例进行输出)，第i个第三反相器的接收端接收第i位调节子信号(tm_dn0、tm_up0、ts_cd0或ts_cd1)，第i个第三反相器的输出端输出第i位调节子信号的反相信号(tm_dnb0、tm_upb0、ts_cdb0或ts_cdb1)。
98.如前述的示例场景，tm_dn0、tm_up0、ts_cd0或ts_cd1的初始值均可以设置为0，此时调节单元112共产生0.2ns的延时。这样，通过在测试模式中设置ts_cd0为1，可以使得调节单元112的延迟值减小0.1ns，或者设置ts_cd1为1，可以使得调节单元112的延迟值增加0.1ns。另外，对于存储器来说，延迟模块11的延迟值与工作温度相关联，因此通过对温度传感器测量到的温度信号进行译码并执行对应逻辑处理，能够增加或减少延迟进行补偿；具
体来说，通过温度传感器译码设置tm_dn0为1，可以使得延迟模块11的延迟值减小0.1ns；也可以通过设置tm_up1为1，可以使得延迟模块11的延迟值增加0.1ns。从以上可以看出，脉冲产生器10中延迟模块11的工作参数(工作参数是指调节模块112中有多个延迟子模块对输入信号进行延迟传输处理)可以进行调整，不仅可以补偿多种因素造成的延迟值变化，还可以调整第一预设值的大小，进一步保证ecs脉冲信号的脉冲宽度稳定。
99.综上所述，在自动ecs操作模式下，需要偷取一个刷新指令或者自刷新指令产生ecs命令信号；在手动ecs操作模式下，需要通过多用途指令mpc来产生ecs命令信号。由于ecs命令信号指示对存储器进行错误检查与清除，后续需要执行激活、读写、预充电等操作，因此在产生ecs命令信号之后需要让脉冲变的稳定。特别地，多用途指令mpc产生的ecs命令信号的脉冲宽度可能为1个tck或者多个tck。本公开实施例提供了一种脉冲产生器10，一方面，针对不同脉冲宽度的ecs命令信号，均能够产生具有稳定脉冲宽度的ecs脉冲信号，不会受到外部工作频率的影响，保证ecs脉冲信号的波形始终符合要求，进而保证后续激活、读写和预充电等操作的顺利执行；另一方面，脉冲产生器10中延迟模块的工作参数可以进行调整，不仅可以补偿多种因素造成的延迟值变化，还可以调整第一预设值的大小，进一步保证ecs脉冲信号的脉冲宽度稳定。
100.在本公开的另一实施例中，参见图11，其示出了本公开实施例提供的一种错误检查与清除电路40的结构示意图。如图11所示，错误检查与清除电路40包括命令产生模块401和前述的脉冲产生器10；其中，
101.命令产生模块，配置为在第一工作模式下，接收外部发送的多用途指令，基于多用途指令mpc，输出ecs命令信号；其中，ecs命令信号的脉冲宽度与多用途指令mpc的脉冲宽度相关联，且多用途指令mpc的脉冲宽度存在多个取值；
102.脉冲产生器，配置为基于ecs命令信号，输出ecs脉冲信号，且ecs脉冲信号的脉冲宽度为第一预设值。
103.需要说明的是，脉冲产生器10的结构请参见前述说明。在这里，由于多用途指令的脉冲宽度存在多个取值，且多用途指令的脉冲宽度决定了ecs命令信号的脉冲宽度(具体参见前述说明)，所以ecs命令信号的脉冲宽度存在多个取值。对于脉冲产生器10来说，对ecs命令信号进行延迟处理以产生延迟命令信号，且ecs命令信号和延迟命令信号之间的延迟为第一预设值，后续利用ecs命令信号和延迟命令信号共同产生ecs脉冲信号；进一步地，由于ecs脉冲信号的脉冲宽度取决于ecs命令信号和延迟命令信号之间的延迟，所以ecs脉冲信号的脉冲宽度也为第一预设值。这样，脉冲产生器10能够产生具有稳定脉冲宽度的ecs脉冲信号，不会受到外部工作频率的影响，保证ecs脉冲信号的波形始终符合要求，进而保证后续激活、读写和预充电等操作的顺利执行。
104.在一些实施例中，命令产生模块，配置为在第二工作模式下，基于刷新指令refresh或自刷新指令self_refresh，输出ecs命令信号。在这里，第一工作模式为手动ecs操作模式，第二工作模式为自动ecs操作模式。
105.本公开实施例提供了一种错误检查与清除电路40，其包括如图4、图6-图10所示的脉冲产生器10，一方面，针对不同脉冲宽度的ecs命令信号，改脉冲产生器10均能够产生具有稳定脉冲宽度的ecs脉冲信号，不会受到外部工作频率的影响，保证ecs脉冲信号的波形始终符合要求，进而保证后续激活、读写和预充电等操作的顺利执行；另一方面，脉冲产生
器10中的延迟模块的工作参数可以进行调整，不仅可以补偿多种因素造成的延迟值变化，还可以调整第一预设值的大小，进一步保证ecs脉冲信号的脉冲宽度稳定。
106.在本公开的又一实施例中，参见图12，其示出了本公开实施例提供的一种存储器50的组成结构示意图。如图12所示，存储器50至少包括前述的错误检查与清除电路40。
107.在一些实施例中，存储器符合ddr5规范。
108.这样，本公开实施例的存储器通过如图4、图6-图10所示的脉冲产生器10来产生ecs脉冲信号，一方面，针对不同脉冲宽度的ecs命令信号，改脉冲产生器10均能够产生具有稳定脉冲宽度的ecs脉冲信号，不会受到外部工作频率的影响，保证ecs脉冲信号的波形始终符合要求，进而保证后续激活、读写和预充电等操作的顺利执行；另一方面，脉冲产生器10中的延迟模块的工作参数可以进行调整，不仅可以补偿多种因素造成的延迟值变化，还可以调整第一预设值的大小，进一步保证ecs脉冲信号的脉冲宽度稳定。
109.以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

技术特征：

1.一种脉冲产生器，其特征在于，所述脉冲产生器包括：延迟模块，配置为接收ecs命令信号，对所述ecs命令信号进行延迟处理，输出延迟命令信号；其中，所述ecs命令信号和所述延迟命令信号之间的延迟为第一预设值；锁存模块，配置为接收所述ecs命令信号和所述延迟命令信号，基于所述ecs命令信号和所述延迟命令信号进行锁存处理，输出ecs脉冲信号；其中，所述ecs命令信号的脉冲宽度存在多个取值，且所述ecs脉冲信号的脉冲宽度为所述第一预设值。2.根据权利要求1所述的脉冲产生器，其特征在于，所述ecs命令信号和所述ecs脉冲信号的初始值均为第一电平值；所述锁存模块，具体配置为在所述ecs命令信号由所述第一电平值变化为第二电平值时，控制所述ecs脉冲信号由所述第一电平值变化为所述第二电平值；在所述延迟命令信号由所述第一电平值变化为所述第二电平值时，控制所述ecs脉冲信号由所述第二电平值变化为所述第一电平值。3.根据权利要求2所述的脉冲产生器，其特征在于，所述锁存模块，还配置为接收复位信号；基于所述复位信号，控制所述ecs脉冲信号的初始状态为第一电平值。4.根据权利要求3所述的脉冲产生器，其特征在于，所述锁存模块包括第一或非门和第二或非门；其中，所述第一或非门的第一输入端接收所述ecs命令信号，所述第一或非门的第二输入端与所述第二或非门的输出端连接；所述第二或非门的第一输入端与所述第一或非门的输出端连接，所述第二或非门的第二输入端接收所述延迟命令信号，所述第二或非门的第三输入端接收所述复位信号；相应地，所述第二或非门的输出端用于输出所述ecs脉冲信号。5.根据权利要求4所述的脉冲产生器，其特征在于，所述锁存模块还包括第一反相器和第二反相器；其中，所述第一反相器的输入端与所述第二或非门的输出端连接，所述第二反相器的输入端与所述第一反相器的输出端连接；相应地，所述第二反相器的输出端用于输出所述ecs脉冲信号。6.根据权利要求2所述的脉冲产生器，其特征在于，所述延迟模块包括第一延迟单元和调整单元；其中，所述第一延迟单元，配置为接收所述ecs命令信号，输出中间延迟信号；其中，所述ecs命令信号和所述中间延迟信号之间的延迟值小于所述第一预设值；所述调整单元，配置为接收调节参数和所述中间延迟信号，基于所述调节参数对所述中间延迟信号进行延迟处理，输出所述延迟命令信号。7.根据权利要求2所述的脉冲产生器，其特征在于，所述延迟模块包括调整单元；其中，所述调整单元，配置为接收调节参数，基于所述调节参数对所述ecs命令信号进行延迟处理，输出所述延迟命令信号。8.根据权利要求6或7任一项所述的脉冲产生器，其特征在于，所述调节参数包括n位调节子信号，所述调整单元包括串联设置的n个延迟子模块，且第1个延迟子模块的输入端形
成所述调整单元的输入端，第(i+1)个延迟子模块的输入端与第i个延迟子模块的输出端连接，第n个延迟子模块的输出端形成所述调整单元的输出端；所述调整单元，具体用于在第i位调节子信号属于上调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行延迟传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行直接传输处理；或者，在第i位调节子信号属于下调参数的情况下，若第i位调节子信号为第一状态，则控制第i个延迟子模块对输入信号进行直接传输处理；若第i位调节子信号为第二状态，则控制第i个延迟子模块对输入信号进行延迟传输处理；其中，i和n均为正整数，且i小于或等于n。9.根据权利要求8所述的脉冲产生器，其特征在于，每一所述延迟子模块均包括第一路径和第二路径，所述第一路径上设置有第二延迟单元，且所述第二延迟单元用于使输入信号产生第二预设值的延迟；其中，所述第二预设值小于所述第一预设值；其中，第i个所述延迟子模块，配置为接收输入信号、第i位调节子信号和第i位调节子信号的反相信号；以及基于第i位所述调节子信号的电平状态，通过所述第一路径对所述输入信号进行延迟传输处理，或者，通过所述第二路径对所述输入信号进行直接传输处理。10.根据权利要求9所述的脉冲产生器，其特征在于，在第i位调节子信号属于上调参数的情况下，第i个所述延迟子模块还包括第一与非门、第二与非门和第三与非门；其中，所述第一与非门的第一输入端与第i位所述调节子信号的反相信号连接；所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径；所述第二与非门的第一输入端与第i位所述调节子信号连接；所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第二延迟单元的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第一路径。11.根据权利要求9所述的脉冲产生器，其特征在于，在第i位调节子信号属于下调参数的情况下，第i个所述延迟子模块还包括第一与非门、第二与非门和第三与非门；其中，所述第一与非门的第一输入端与第i位所述调节子信号的反相信号连接；所述第一与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第一与非门的输出端与所述第二延迟单元的输入端连接，所述第二延迟单元的输出端与所述第三与非门的第二输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第一路径；所述第二与非门的第一输入端与第i位所述调节子信号连接；所述第二与非门的第二输入端接收第i个所述延迟子模块的输入信号，所述第二与非门的输出端与所述第三与非门的第一输入端连接，所述第三与非门的输出端输出第i个所述延迟子模块的输出信号，以构成所述第二路径。12.根据权利要求8所述的脉冲产生器，其特征在于，所述脉冲产生器应用于存储器；其中，所述n位调节子信号是在所述存储器的测试模式中经由外部命令设置的；或者，所述n
位调节子信号是基于所述存储器的温度译码确定的；或者，所述n位调节子信号的一部分是在所述存储器的测试模式中经由外部命令设置的，且所述n位调节子信号的其余部分是基于所述存储器的温度译码确定的。13.一种错误检查与清除电路，其特征在于，所述错误检查与清除电路包括命令产生模块和如权利要求1-12任一项所述的脉冲产生器；其中，所述命令产生模块，配置为在第一工作模式下，接收外部发送的多用途指令，基于所述多用途指令，输出ecs命令信号；其中，所述ecs命令信号的脉冲宽度与所述多用途指令的脉冲宽度相关联，且所述多用途指令的脉冲宽度存在多个取值；所述脉冲产生器，配置为基于所述ecs命令信号，输出ecs脉冲信号，且所述ecs脉冲信号的脉冲宽度为第一预设值。14.根据权利要求13所述的错误检查与清除电路，其特征在于，所述命令产生模块，配置为在第二工作模式下，基于刷新指令或自刷新指令，输出所述ecs命令信号。15.一种存储器，其特征在于，所述存储器包括如权利要求13或14所述的错误检查与清除电路。

技术总结

本公开实施例提供了一种脉冲产生器、错误检查与清除电路和存储器，该脉冲产生器包括：延迟模块，配置为接收ECS命令信号，对ECS命令信号进行延迟处理，输出延迟命令信号；其中，ECS命令信号和延迟命令信号之间的延迟为第一预设值；锁存模块，配置为接收ECS命令信号和延迟命令信号，基于ECS命令信号和延迟命令信号进行锁存处理，输出ECS脉冲信号；其中，ECS命令信号的脉冲宽度存在多个取值，且ECS脉冲信号的脉冲宽度为第一预设值。这样，ECS脉冲信号的脉冲宽度始终为第一预设值，不会受到ECS命令信号的脉冲宽度的影响，即脉冲产生器能够产生具有稳定脉冲宽度的ECS脉冲信号，避免ECS模式发生错误，最终提高存储器的性能。最终提高存储器的性能。最终提高存储器的性能。