首页 > 专利信息

一种相变存储装置、操作方法和存储器芯片与流程

一种相变存储装置、操作方法和存储器芯片
1.本技术要求于2021年4月17日提交中国专利局、申请号为202110414856.3、申请名称为“一种相变存储器的操作方法”的中国专利申请的优先权，其全部内容通过引用结合在本技术中。
技术领域
2.本技术涉及存储领域，尤其涉及一种相变存储装置、操作方法和存储器芯片。

背景技术：

3.相变存储器(phase change memory，pcm)是一种基于硫系化合物的新型半导体存储器。相变存储器的写操作原理是通过向相变材料施加特定幅值和持续时间的电脉冲，使得相变存储器处于低阻的晶态或者高阻的非晶态。
4.实际使用时，当相变存储器执行写0操作时，可以向相变存储器的相变材料施加幅值较高、持续时间短且上升沿和下降沿迅速的电脉冲，相变材料的温度迅速提升至熔化温度之上并骤冷，由于微观原子没有足够的时间完成结晶，相变材料的状态保持在高阻的非晶态。当相变存储器执行写1操作时，可以向相变材料施加幅值较低但持续时间较长的电脉冲，使得相变材料的温度能保持在结晶温度之上熔化温度之下一段时间，从而能够有足够时间结晶处于低阻的多晶态。
5.由此可知，相变材料写1操作(即结晶过程)所需时长要高于写0操作所需时长，在实际使用时，将会影响相变材料的工作效率。

技术实现要素：

6.本技术提供了一种相变存储装置、操作方法和存储器芯片，用于加速相变存储装置写操作的速度，提升相变存储装置的工作效率。
7.第一方面，本技术实施例提供了一种相变存储装置，该相变存储装置可以包括：存储阵列、信号生成电路、多个限流模块和控制电路。
8.其中，存储阵列，包括多个存储单元；信号生成电路，用于向多个存储单元中的第一组存储单元施加预操作电压，第一组存储单元位于存储阵列的同一行或同一列；多个限流模块，连接第一组存储单元，用于在信号生成电路向第一组存储单元施加预操作电压时，限制通过第一组存储单元的操作电流为目标电流，目标电流用于使第一组存储单元处于预结晶状态，多个限流模块中的一个限流模块连接第一组存储单元中的一个存储单元；控制电路，用于对处于预结晶状态的第一组存储单元进行写操作。
9.采用上述相变存储装置，可以在对第一组存储单元进行写操作之前，对第一组存储单元施加预操作电压，并对承受预操作电压的存储单元进行限流处理，使第一组存储单元处于预结晶状态，在后面对处于预结晶状态的存储单元分个进行写操作时，存储单元可以很快的从预结晶状态进入结晶状态，加快了存储单元的结晶速度，从而提升了相变存储装置的存储效率。
10.在一种可能的实现方式中，第一组存储单元位于存储阵列的同一列，多个存储模块中的第一限流模块连接第一组存储单元中的第一存储单元，所述第一限流模块还用于连接第一存储单元位于同一行的多个存储单元。
11.采用上述相变存储装置，多个限流模块可以通过第一限流模块与第一组存储单元连接。
12.在一种可能的实现方式中，第一组存储单元位于所述存储阵列的同一行，多个限流模块中的第二限流模块连接第一组存储单元中的第二存储单元，第二限流模块还用于连接第二存储单元位于同一列的多个存储单元。
13.采用上述相变存储装置，多个限流模块可以通过第二限流模块与第一组存储单元连接。
14.在一种可能的实现方式中，多个限流模块中的第一限流模块包括下述任意一种：电流镜、金属氧化物半导体场效应晶体管mos、双极结型管bjt、绝缘栅双极型晶体管igbt和氮化镓场效应晶体管gan。
15.第二方面，本技术实施例提供了一种相变存储装置的操作方法，该控制方法应用于相变存储装置，具体地，该操作方法包括以下步骤：
16.接收写指令，写指令包含第一地址；根据第一地址，控制相变存储装置中的信号生成电路向第一组存储单元施加预操作电压，并通过多个限制通过第一组存储单元的操作电流为目标电流，目标电流用于使第一组存储单元处于预结晶状态；相变存储装置包括存储阵列，第一组存储单元位于存储阵列的同一行或同一列；控制信号生成电路向处于预结晶状态的第一组存储单元施加写操作信号，以对处于预结晶状态的第一组存储单元进行写操作。
17.采用上述操作方法，可以对第一地址对应的第一组存储单元施加预操作电压，并对第一组存储单元上流过的电流进行限流处理，第一组存储单元在预操作电压以及限流的作用下，由当前状态转换为预结晶状态，后续对第一组存储单元分个进行写操作时，存储单元可以很快从预结晶状态进入结晶状态，从而加快写操作速度，提升了相变存储装置的工作效率。
18.在一种可能的实现方式中，第一组存储单元位于存储阵列的同一行，向第一组存储单元施加预操作信号，包括：向第一组存储单元位于的一行存储单元施加第一电压，向第一组存储单元位于的多列存储单元施加第二电压；第一电压与第二电压的电压差的绝对值大于或等于阈值电压。
19.在一种可能的实现方式中，第一组存储单元位于存储阵列的同一列，对第一组存储单元施加预操作信号，包括：向第一组存储单元位于的多行存储单元施加第一电压，向第一组存储单元位于的一列存储单元施加第二电压。
20.在一种可能的实现方式中，第一电压和第二电压的持续时长处于预设区间内。
21.采用上述控制方法，第一组存储单元需要在预操作电压施加的电场中维持一段时候，才能保证第一存储单元进入预结晶状态。
22.第三方面，本技术实施例提供了一种存储器芯片，该存储器芯片可以包括控制电路和存储阵列，控制电路用于执行指令，指令用于指示存储器芯片实现本技术实施例第二方面及其任一可能设计中提供的方法。
附图说明
23.图1为本技术实施例提供的一种相变存储装置的结构示意图一；
24.图2为本技术实施例提供的一种相变存储装置的结构示意图二；
25.图3为本技术实施例提供的一种相变存储装置的结构示意图三；
26.图4为本技术实施例提供的一种相变存储装置的结构示意图四；
27.图5为本技术实施例提供的一种多个限流模块的结构示意图一；
28.图6为本技术实施例提供的一种多个限流模块的结构示意图二；
29.图7为本技术实施例提供的一种第一限流模块和第二限流模块的结构示意图一；
30.图8为本技术实施例提供的一种第一限流模块和第二限流模块的结构示意图二；
31.图9为本技术实施例提供的一种相变存储装置的控制方法的流程示意图；
32.图10为本技术实施例提供一种经过预操作后的擦操作时序示意图。
具体实施方式
33.方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。需要说明的是，在本技术的描述中“至少一个”是指一个或多个，其中，多个是指两个或两个以上。鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本技术的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
34.需要指出的是，本技术实施例中“连接”指的是电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，a与b连接，既可以是a与b直接连接，也可以是a与b之间通过一个或多个其它电学元件间接连接，例如a与b连接，也可以是a与c直接连接，c与b直接连接，a与b之间通过c实现了连接。
35.需要指出的是，本技术实施例中的开关可以是金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，mosfet)，双极结型管(bipolar junction transistor，bjt)，绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)，氮化镓场效应晶体管(gan)，碳化硅(sic)功率管等多种类型的开关器件中的一种或多种，本技术实施例对此不再一一列举。每个开关器件皆可以包括第一电极、第二电极和控制电极，其中，控制电极用于控制开关器件的闭合或断开。当开关器件闭合时，开关器件的第一电极和第二电极之间可以传输电流，当开关器件断开时，开关器件的第一电极和第二电极之间无法传输电流。以mosfet为例，开关器件的控制电极为栅极，开关器件的第一电极可以是开关器件的源极，第二电极可以是开关器件的漏极，或者，第一电极可以是开关器件的漏极，第二电极可以是开关器件的源极。
36.下面介绍本技术实施例涉及的技术特征。
37.相变存储装置是一种基于硫系化合物的新型半导体存储装置，是一种非易失性存储装置。相变技术最早于上个世纪60年代由ovshinsky提出，其主要技术优点包括成本低、容量大、寿命长、速度快、非机械、抗震、非易失、抗辐照且可以与标准的互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)电路集成。
38.相变存装置中一般包括多个存储单元，每个存储单元中包括用于存储信息的相变材料和与相变材料连接的开关器件，当开关器件闭合时，相变材料可以接收外部装置输入的电信号，当开关器件断开时，相变材料无法接收外部装置输入的电信号。
39.双端选通器件为具有两个端口的器件，在特定的电学偏置电压下具有类似开关的特定。当在双端选通器件的两个端口施加特定方向、且幅值大于等于启动电压的电脉冲时候，双端选通器件开启，双端选通器件的两个端口之间可以传输电流，当双端选通器件的两个端口施加的电脉冲幅值小于启动电压时，双端选通器件断开，双端选通器件的两个端口之间无法传输电流。具体地，该双端选通器件可以是二极管或者双向阈值开关(ovonic threshold switch，otc)。
40.写0操作(reset)：相变存储装置的写操作通过对存储单元施加一个高幅度窄宽度的电脉冲实现。在这一电脉冲作用下，存储单元的温度被迅速提升至融化温度以上然后骤冷，由于微观原子没有充分的时间结晶，因而存储单元保持在了高阻的非晶状态。需要说明的是，当存储单元处于高阻状态时，存储单元存储数据0。
41.写1操作(set)：也可以称为擦操作，相变存储装置的擦操作通过对存储单元施加一个幅度相对写操作较低但是持续时间相对较长的电脉冲实现。在这一电脉冲作用下，存储单元的温度被提升至结晶温度之上熔化温度之下，因此存储单元可以通过热致结晶过程转变成低阻的状态。需要说明的是，当存储单元处于低阻状态时，存储单元存储数据1。在本技术实施例中的写操作，包括写0操作和写1操作。
42.直写(direct write)：相变存储装置相较于flash的一个典型特征就是写操作和擦操作没有执行顺序的要求，因此多比特位的写擦操作可以在单一指令下同时完成，而不需要预先知道被操作单元的存储状态，也不需要像flash一样先进行擦除操作再进行写操作。由于写擦时间不一样，被写入0数据的单元会早于写入1数据的单元完成操作。
43.预操作：向相变存储装置的存储单元施加一个持续时间相对于写0操作较长的预操作电压脉冲，并限制施加预操作电压脉冲的存储单元上操作电流为目标电流，在这一电压脉冲和目标电流作用下，存储单元由当前状态进入预结晶状态。其中，预操作实现存储单元进入预结晶状态的原理为：相变存储器的非晶状态是一种短程无序状态，但仍有部分晶粒夹杂在非晶原子间。在外部电场作用下，晶粒和晶粒间的最短路径上往往分布有局部强度最大的电场。在这些电场作用下的非晶原子具有更高的能量以及概率完成结晶操作。通过这一预操作，存储单元内部得以在微观局域化的电场作用下形成随机分布的细小导电通道或成核结晶中心，在后续写1操作进入结晶状态时，可以更快的结晶，从而为下一次写1操作创造了有利条件，缩减写1操作所需的时长。应理解，预操作电压脉冲的电场作用下，由于限制了存储单元的操作电流，存储单元的温度低于结晶温度，热致结晶不占主导，降低了存储单元的预结晶损耗，同时也提升了存储单元预结晶的并行度。
44.字线(word line，wl)：存储器阵列中选择某一行存储单元所需的信号线，与位线共同作用可以完成一个或多个存储单元的选择。
45.位线(bit line，bl)：存储器阵列中选择某一列存储单元所需的信号线，与字线共同作用可以完成一个或多个存储单元的选择。
46.如图1所示，为相变存储器一种可能的结构示意图，参见图1，相变存储器可以包括控制电路101、存储阵列102、行地址译码器103、列地址译码器104、数据选择器
(multiplexer，mux)105、信号生成电路106、缓冲电路107以及输入输出接口电路108。
47.存储阵列102可以通过字线wl耦合至行地址译码器103，存储阵列102还可以通过位线bl耦合至数据选择器105的固定端。数据选择器105的第一活动端可以耦合至信号生成电路106，数据选择器105的第二活动端可以接地或者接负电压，其中，数据选择器105的固定端在默认状态下耦合至第二活动端，即位线bl默认接地或者接负电压。信号生成电路106可以耦合至缓冲电路107，缓冲电路107可以耦合至输入输出接口电路108。列地址译码器104的输出端通过地址信号线(address signal line，asl)耦合至数据选择器105的控制端。
48.缓冲电路107用于缓存存储阵列102与输入输出接口电路108之间传输的数据。
49.地址译码器(行地址译码器103或列地址译码器104)是一种多输入多输出的组合逻辑数字电路器件，假设地址译码器输入为k位二进制的地址码，输出为2k个地址信号。对于输入的地址码的2k种变化，地址译码器输出的2k个地址信号中只有一个生效(例如为高电平)，其余全部不生效(例如为低电平)，且不同地址码对应的地址信号不相同。
50.控制电路101可以通过输入输出接口电路108接收操作命令和地址，并根据操作命令控制其他器件执行对应的动作。操作命令可以包括读命令和写命令等，其中，读命令对应读操作，写命令对应写操作。该地址用于指示操作命令在存储阵列102中执行的存储单元的位置。
51.控制电路101可以对输入的地址进行处理后将字线的地址码发送给行地址译码器103，由行地址译码器103解码该地址码得到选中的字线wl。控制电路101还可以对输入的地址进行处理后将位线的地址码发送给列地址译码器104，由列地址译码器104解码该地址码得到选中的位线bl。具体的，列地址译码器104解码该地址码得到选中的地址信号线asl，选中的地址信号线asl控制数据选择器105将其固定端与第一活动端相耦合来选中位线bl。控制电路101还可以控制信号生成电路106生成提供给行地址译码器103的操作电信号(例如电压信号)，由行地址译码器103将操作电信号施加在对应的字线上。控制电路101还可以控制信号生成电路106生成提供给列地址译码器104的操作电信号(例如电压信号、电流信号，通常为电压信号)，由列地址译码器104将该操作电信号施加在对应的地址信号线asl上。控制电路101还可以控制信号生成电路106生成提供给位线bl的操作电信号，并通过选中的位线bl施加在所耦合的存储单元上。
52.信号生成电路106用于根据控制电路101的指示，生成相应的操作电信号。需要说明的是，根据操作的不同，信号生成电路106生成的操作电信号也不同。本技术实施例涉及的操作电信号可以指电压信号或电流信号，本技术实施例以电压信号为例进行说明，但并不意在限定于此。另外，信号生成电路106可以是一个电路，也可以根据生成的操作电信号的不同包括读电路和写电路，写电路包括写0电路和写1电路，其中，读电路用于生成读操作的操作电信号；写0电路用于生成写0操作的操作电信号；写1电路用于生成写1操作的操作电信号。
53.下面结合图2和图3，对图1所示的相变存储器的工作原理进行说明。
54.如图2所示，相变存储器的存储阵列102的存储单元200包括耦合的双端选通器件202和作为可变电阻的相变材料201。存储阵列102的字线wl耦合至双端选通器件202的一端。存储阵列的位线bl耦合至相变材料201的一端，相变材料201的另一端与双端选通器件
202的另一端相耦合。
55.相变存储器的存储阵列的存储单元在xy物理方向上呈重复排列。通常情况下，存储阵列在x方向上包括2m行存储单元、在y方向上包含2n列存储单元，总计包括2
m+n
个存储单元。为了降低操作的复杂性以及防止电信号的相互干扰，可以从一个存储阵列中选择一个存储单元进行相应的写操作或读操作。其中，m和n均为大于0的自然数。
56.字线wl指选中存储阵列中某一行存储单元所使用的信号线，位线bl指选中存储阵列中某一列存储单元所使用的信号线，字线wl与位线bl共同作用下可以实现选中一个存储单元，也就是说为了从存储阵列中选中一个存储单元进行相应操作，可以通过行地址译码器选中一条字线wl，通过列地址译码器选中一条位线bl，从而选中一个存储单元。本技术实施例涉及的字线wl或位线bl可以为多条，也可以为一条。
57.行地址译码器103包括信号输入端s、使能端en、2m个输入端和2m个输出端：使能端en受控于控制电路101，用于使能或去使能行地址译码器103；2m个输入端用于从控制电路输入2m位二进制的地址码；2m个输出端耦合至存储阵列的2m条字线wl，用于向2m条字线wl输出2m个地址信号；信号输入端s用于输入来自信号生成电路的操作电信号，行地址译码器103可以将输入的操作电信号施加在选中的字线wl上。
58.列地址译码器104包括输入端s、使能端en、2n个输入端和2n个输出端：使能端en受控于控制电路，用于使能或去使能列地址译码器104；2n个输入端用于从控制电路输入2n位二进制的地址码；2n个输出端耦合至2n个数据选择器105的控制端，用于向2n个数据选择器105输出2n个地址信号；信号输入端s用于输入来自信号生成电路的操作电信号，列地址译码器104可以将输入的操作电信号施加在选中的地址信号线asl上，以控制2n个数据选择器与信号生成电路的连接。
59.数据选择器105包括2n个使能端、2n个第一活动端、2n个第二活动端和2n个选择器；2n个使能端受控于列地址译码器104，用于使能或去使能2n个选择器；2n个第一活动端均与信号生成电路耦合，用于接收信号生成电路输入的电脉冲；2n个第二活动端均与地线连接或者接负电压；2n个选择器的输入端可以第一活动端耦合，也可以与第二活动端耦合，当选择器的输入端与第一活动端耦合时，选中与选择器输出端耦合的位线bl，信号生成电路向选中的位线上施加相应的操作电脉冲。当选择器的输入端与第二活动端耦合时，则未非选中与数据选择器输出端耦合的位线bl，此与非选中位线bl上连接的存储单元保持当前状态。
60.采用图1所示的相变存储器对第一行存储单元进行写操作时，其写操作过程可以分为以下步骤：步骤一、通过行地址译码器103选中当前存储阵列中的第一根字线wl；步骤二、通过列地址译码器104选中第一根位线bl，即选中的这根位线bl被连接至写电路，而其余非选中位线上的电平为0，此时与这根位线bl以及步骤一选中字线wl相耦合存储单元被选中；步骤三、写电路发送相应电脉冲至选中的存储单元完成写操作，应理解，选中的存储单元连接的字线和位线之间的电压差应大于双端选通器件的开启电压；步骤四、通过列地址译码器104依次选择其它根位线，并重复执行步骤三，直至将最后一根位线上选择的存储单元完成写操作。
61.相变存储器操作存储单元是基于上述操作信号的电脉冲产生的电热过程让存储有效区域全部熔化(写0)和结晶(写1)。其主要缺点包括：受物理规律制约，写1操作所需时
间(一般大于500纳秒)要元大于写0操作所需时间(一般小于100纳秒)，写1操作和写0操作的时间差异很大，影响相变存储器的工作效率。
62.有鉴于此，本技术实施例提供的一种相变存储装置、操作方法和存储器芯片，用于加快存储单元的写1操作的速度，提升相变存储装置的工作效率。
63.如图3所示，为本技术实施例提供的一种相变存储装置的结构示意图，参见图3，该相变存储装置包括：存储阵列301、信号生成电路302、多个限流模块303和控制电路304。
64.其中，存储阵列301中包括多个存储单元；信号生成电路302，用于向多个存储单元中的第一组存储单元施加预操作电压，第一组存储单元位于存储阵列的同一行或同一列；多个限流模块303，连接第一组存储单元，用于在信号生成电路向第一组存储单元施加预操作电压时，限制通过第一组存储单元的操作电流为于目标电流，目标电流用于使第一组存储单元处于预结晶状态；控制电路304，用于对处于预结晶状态的第一组存储单元进行写操作。其中，多个限流模块中的一个限流模块连接第一组存储单元中的一个存储单元。其中，目标电流可以是预设的电流区间中的任意数值。
65.采用上述相变存储装置对第一组存储单元进行写操作时，可以提前对第一组存储单元施加预操作电压，并将第一组存储单元上的操作电流限制为目标电流，以对第一组存储单元进行预操作，将第一组存储单元提前置于预结晶状态，在后期对处于预结晶状态的第一组存储单元施加写1操作信号时，第一组存储单元可以很快从预结晶状态进入结晶状态，从而提升了第一组存储单元的写1操作速度，提高了相变存储装置的工作效率。
66.应理解，对第一组存储单元进行预操作过程以及进行预操作后，第一组存储单元存储的数据大概率将被破坏，虽然此时可以继续对这些存储单元发送读指令，但读出的数据的可靠性无法被保障。基于上述原因，不建议在预操作和预操作后的写操作时间内向存储装置发送相同地址的读指令，但对不同地址的存储单元发送的读指令则不受此限制。
67.实际使用时，参见4所示，相变存储装置中还可以包括行地址译码器305、列地址译码器306、数据选择器307、缓冲电路308和输入输出接口电路309。
68.其中，行地址译码器305分别与控制电路304、信号生成电路302和多个限流模块303连接，列地址译码器分别与控制电路304、信号生成电路302和数据选择电路307连接；数据选择电路307分别与信号生成电路302和多个限流模块303连接；缓冲电路308分别与信号生成电路302、输入输出接口电路309和控制电路304连接；输入输出接口电路309分别与缓冲电路308和控制电路304连接。
69.需要说明的是，行地址译码器305、列地址译码器306、数据选择器307、缓冲电路308和输入输出接口电路309与传统相变存储器的用途相同，本技术这里不做重复介绍。
70.下面结合图4所示的相变存储装置，以第一组存储单元为第一行存储单元为例，对第一组存储单元进行写1操作的过程进行说明。
71.具体地，对第一地址的写1操作可以包括以下四个过程：
72.步骤一、选中第一地址对应的第一组存储单元。
73.具体地，控制电路304通过行地址译码电路305向与第一组存储单元耦合的一根或多根字线wl输出生效的地址信号(例如高电平)，以选中与第一组存储单元相耦合的字线wl，控制电路304通过行地址译码电路305向其余字线wl输出不生效的地址信号(例如低电平)。
74.控制电路304通过列地址译码电路306向一根或多根地址信号线asl上输出生效的地址信号(例如高电平)，以选中多根地址信号线asl，在生效的地址信号的作用下，与生效地址信号asl相耦合的选择器的固定端耦合至第一活动端以选中位线bl，即选中的位线bl被耦合至信号生成电路302，而其余与非选中地址信号线asl相耦合的选择器在不生效的地址信号的作用下，固定端仍耦合至第二活动端，使得非选中的位线bl仍保持接地或接负电压。应理解，在选中字线wl和选中位线bl的作用下，选中第一组存储单元。
75.控制电路304通过信号生成电路302向多根位线bl上输出生效的地址信号(例如高电平)，此时被选中的第一组存储单元连接的字线wl和位线bl上分别施加了两个电信号，这个电信号之间的压差可以满足第一组存储单元中双端选通器件的开启电压，双端选通器件开启，此时存储单元中相变材料可以接收到相应的操作电信号。
76.步骤二、信号生成电路向第一组存储单元施加预操作电压。
77.具体地，向第一组存储单元位于的一行存储单元上连接的一根字线wl上施加第一电压，向第一组存储单元位于的多行存储单元上的多根位线bl上施加第二电压。第一电压和第二电压的压差可以维持存储单元中双端选通器件开启、使得第一电压和第二电压能够施加相变材料上，从而实现对第一组存储单元进行预操作。
78.实际使用时，预操作信号对应的第一电压和第二电压的幅值可以与选中第一组存储单元时施加的有效信号的幅值相同，也可以是不同，具体地，第一电压和第二电压的幅值可以根据相变材料的材质以及连接器件进行设置，本技术这里不进行限定。
79.应理解，若预操作信号的幅值与选中第一组存储单元时施加的有效信号的幅值相同，可以通过施加预操作电压实现步骤一的功能，进一步缩减第一组存储单元预操作所需的时长。
80.实际使用时，在对第一组存储单元施加预操作电压过程中，需要限制通过第一组存储单元的操作电流为目标电流，在预操作电压和目标电流构建的电场作用下，第一组存储单元可以从当前状态进入预结晶状态。
81.步骤三、信号生成电路发送预操作电压的持续时长处于预设区间。
82.步骤四、控制电路关闭行地址译码器和列地址译码器，等待下一个操作指令。
83.应理解，当行地址译码器和列地址译码器关闭时，第一组存储单元与第一组存储单元断开连接，第一组存储单元无法接收任何操作信号，预结晶状态被存储至第一组存储单元中。
84.步骤五、控制电路向依次向处于预结晶的存储单元施加写1操作信号。需要说明的是，在向处于预结晶状态的存储单元施加写1操作时，需要先选中处于预结晶状态的存储单元，其选中方式可参见步骤1所述，本技术这里不做重复介绍。
85.采用上述相变存储装置对第一组存储单元施加预操作电压时，需要将通过第一组存储单元的操作电流限制为目标电流，才能使第一组存储单元由当前状态进入预结晶状态，且当限制通过第一组存储单元的操作电流时，可以减少第一组存储单元预操作过程中产生的功率和热量，满足相变存储装置对散热和能耗的要求，从而可以增加预操作的存储单元的数量，进一步提升相变存储装置的工作效率。
86.实际使用时，可以采用多个限流模块303限制通过第一组存储单元的操作电流为目标电流，下面对多个限流模块303的工作原理进行说明。
87.具体地，多个限流模块303可以包括：第一限流模块和第二限流模块。
88.其中，若第一组存储单元位于存储阵列301的同一列，多个限流模块303中的第一限流模块连接第一组存储单元中的第一存储单元，第一限流模块还用于连接与第一存储单元位于同一行的多个存储单元；若第一组存储单元位于存储阵列301的同一列，多个限流模块301中的第二限流模块连接第一组存储单元中的第二存储单元，第二限流模块还用于连接与第二存储单元位于同一列的多个存储单元。
89.在一种可能的实现方式中，若第一组存储单元位于存储阵列301的同一列，第一限流模块中包括多个第一限流子模块，第一限流子模块与第一组存储单元所在列连接的多根字线一一对应；若第一组存储单元位于存储阵列101的同一行，第二限流模块包括多个第二限流子模块，第二限流子模块与第一组存储单元所在行连接的多根位线一一对应。
90.具体地，参见图5所示，每个第一限流子模块的一端与行地址译码器305连接，每个第一限流子模块的另一端与对应的字线连接。每个第二限流子模块的一端与数据选择器连接，每个第二限流模块的另一端与对应的位线连接。
91.采用上述限流模块限制通过第一组存储单元的操作电流时，若第一组存储单元位于存储阵列的同一行，可以控制第一组存储单元连接的多个第二限流子模块工作，每个第二限流子模块可以对第一组存储单元中连接的一个存储单元进行限流处理。同理，若第一组存储单元位于存储阵列的同一列，可以控制第一组存储单元连接的多个第一限流子模块工作，每个第一限流子模块可以对第一组存储单元中连接的一个存储单元进行限流处理。
92.在另一种可能的实现方式中，若第一组存储单元位于存储阵列301的同一列，第一组存储单元包括多个第一存储单元，多个限流模块中包括多个第一限流模块，第一存储单元与第一限流模块一一对应；若第一组存储单元位于存储阵列301的同一列，第一组存储单元包括多个第二存储单元，多个限流模块中包括多个第二限流模块，第二存储单元与第二限流模块一一对应。
93.具体地，参见图6所示，每个第一限流模块的一端与行地址译码器305连接，每个第一限流模块的另一端与对应第一存储单元连接；每个第二限流模块的一端与数据选择器连接，每个第二限流模块的另一端与对应第二存储单元连接。
94.采用上述限流模块限制通过第一组存储单元的操作电流时，若第一组存储单元位于存储阵列的同一行，可以控制第一组存储单元连接的多个第二限流模块工作，每个第二限流模块可以对第一组存储单元中连接的一个存储单元进行限流处理。同理，若第一组存储单元位于存储阵列的同一列，可以控制第一组存储单元连接的多个第一限流模块工作，每个第一限流模块可以对第一组存储单元中连接的一个存储单元进行限流处理。
95.在一种可能的实现方式中，若第一组存储单元位于存储阵列301的同一列，多个限流模块中还包括多个第三限流模块，第三限流模块与第一组存储单元所在列中除第一组存储单元外的其它存储单元一一对应连接；若第一组存储单元位于存储阵列301的同一行，多个限流模块303中还包括多个第四限流模块，第四限流模块与第一组存储单元所在行中除第一组存储单元外的其它存储单元一一对应连接。
96.实际使用时，限流模块可以采用多种器件限制通过第一组存储单元的操作电流，下面以第一存储单元与第一限流模块一一对应连接，第二存储单元与第二限流模块一一对应连接为例，对限流模块的几种限流框架进行说明。
97.示例一
98.参见图7所示，第一限流模块可以包括开关s1。其中，开关s1的第一电极与行地址译码器连接，开关s1的第二电极与第一限流模块对应的第一存储单元连接。同理，第二限流模块也可以包括开关s2。其中，开关s2的第一电极与信号生成电路连接，开关s2的第二电极与数据选择器连接，开关s2的第二电极与第二限流模块对应的第二存储单元连接。
99.实际使用时，开关s1和开关s2的控制电极可以与信号生成电路或者控制电路连接，控制电路或者控制电路控制信号生成电路为开关s1和s2输出控制信号，以控制开关s1和s2的工作状态，以控制与开关s1和s2连接的第一存储单元和第二存储单元上通过的操作电流大小。
100.采用上述限流模块限制通过第一组存储单元的操作电流时，若第一组存储单元位于存储阵列的同一列，控制电路或者信号生成电路为第一组存储单元连接的多个开关s1的控制电极(未示出)输出第一控制信号，第一控制信号可以控制开关s1闭合，并通过控制第一控制信号的幅值，调整通过开关s1的电流幅值，从而实现限制通过连接的第一组存储单元的操作电流为目标电流。同理，若第一组存储单元位于存储阵列的同一行，控制电路或者信号生成电路为第一组存储单元连接的多个开关s2的控制电极(未示出)输出第二控制信号，第二控制信号可以控制开关s2闭合，并通过控制第二控制信号的幅值调整通过开关s2的电流幅值，从而实现限制通过连接的第一组存储单元的操作电流为目标电流。
101.应理解，在理想情况下，开关s1和s2闭合时，开关s1和s2两端的电压为零电压，因此，无需考虑施加预操作电压过程中，开关s1和s2闭合时占用一部分预操作电压。
102.示例二
103.参见图8所示，第一限流模块可以包括开关s3和电阻r1。第二限流模块可以包括开关s4和电阻r2。
104.其中，开关s3与电阻r1并联构成第一支路；第一支路的一端与行地址译码器连接，第一支路的另一端与第一限流模块对应的第一存储单元连接；开关s4与电阻r2并联构成第二支路；第二支路的一端与数据选择器连接，第二支路的另一端与第二限流模块对应的第二存储单元连接。
105.具体地，开关s3和s4的控制电极可以与信号生成电路302或者控制电路连接，控制电路或者控制电路控制信号生成电路302向开关s3或s4发送相应的控制信号，以控制s3和s4的工作状态，以控制与开关s3和s4连接的第一存储单元和第二存储单元上通过的操作电流大小。
106.采用上述限流模块限制通过第一组存储单元的操作电流时，若第一组存储单元位于存储阵列的同一列，控制电路或者信号生成电路为第一组存储单元连接的多个开关s3的控制电极(未示出)输出第三控制信号，第三控制信号可以控制开关s3断开，此时第一存储单元与电阻r1连接，电阻r1可以限制通过连接的第一存储单元的操作电流为目标电流。同理，若第一组存储单元位于存储阵列的同一行，控制电路或者信号生成电路为第一组存储单元连接的多个开关s4的控制电极(未示出)输出第四控制信号，第四控制信号可以控制开关s4断开，此时第二存储单元与限流电阻r2连接，电阻r2可以限制通过连接的第二存储单元的操作电流为目标电流。
107.具体实现时，当第一限流模块和第二限流模块采用电阻r1和r2进行限流，电阻r1
和r2两端会承受一部分预操作电压，为了避免电阻r1和r2工作过程中，第一组存储单元中相变材料的两端的预操作电压幅值减小，而无法进入预结晶状态，预操作电压的幅值为电阻两端电压和相变材料进入预结晶状态所需电压之和。
108.应理解，当无需对第一限流模块或第二限流模块连接的存储单元进行限流时，可以控制开关s3和s4闭合，此时电阻r1被开关s3短路，电阻r2被开关s4短路，从而消除电阻r1和r2的能耗。
109.应理解，以上对第一限流模块和第二限流模块的结构的介绍仅为示例，实际应用中，第一限流模块和第二限流模块也可以采用其它结构，例如第一限流模块和第二限流模块可以包括电流镜，用于实现限制通过第一组存储单元的操作电流为目标电流。
110.基于同一发明构思，本技术实施例提供了一种的相变存储装置的控制方法，该控制方法可以应用于本技术图3所示的相变存储装置上，用于减小存储单元写操作所需时长，从而提升相变存储装置的工作效率。
111.下面结合图9对本技术实施例提供的一种相变存储装置的控制方法进行说明，该方法可以应用于图3所示的相变存储装置中，其执行主体可以为控制电路，具体包括以下步骤：
112.步骤901：接收写指令。其中，写指令中包含第一地址。
113.具体的，相变存储装置可以通过输入输出端口电路接收写指令。
114.步骤902：根据第一地址，控制信号生成电路向第一组存储单元施加预操作电压，并通过多个限流模块限制通过第一组存储单元的操作电流为目标电流。其中，第一组存储单元位于存储阵列的同一行或同一列，目标电流用于使第一组存储单元处于预结晶状态。
115.具体地，向第一组存储单元施加预操作电压的过程以及进行对第一组存储单元进行限流的过程的前述描述，本技术这里不做重复介绍。
116.步骤903：控制信号生成电路向处于预结晶状态的第一组存储单元施加写操作信号，以对处于预结晶状态的第一组存储单元进行写操作。
117.采用上述方式对第一地址进行写操作时，可以提前对第一地址对应的第一组存储单元施加预操作电压，并限制通过第一组存储单元的操作电流为目标电流，在预操作电压和限流产生的电场作用下，第一组存储单元处于预结晶状态，在后期对处于预结晶状态的第一组存储单元施加写0操作信号，第一组存储单元可以很快从预结晶状态进入结晶状态，从而提升了第一地址的写0操作的速度，提高了相变存储装置的工作效率。
118.需要说明的是，第一组存储单元在预操作电压对应的电脉冲的作用下，相变材料转换为预结晶状态需要相应时长的电脉冲，因此，第一电压和第二电压的持续时长需要处于预设区间内。需要说明的是，第一电压和第二电压的持续时长可以根据存储单元的材料、第一电压和第二电压的电信号幅值进行设置。例如，第一电压和第二电压的电压差的绝对值为5v的情况下，第一电压和第二电压的持续时长可以为400纳秒(nanosecond，ns)。
119.下面，以图6所示的相变存储装置为例，对经过预操作之后的存储单元加快写操作时长的过程进行说明。
120.假设，存储阵列中选中字线上的电压均为v1＝0v；存储阵列中非选中字线上的偏置电压v2＝5v；存储阵列中非选中位线上的偏置电压v3＝0v；存储阵列中选中位线上的偏置电压v4＝-5.0v；预操作所需时长为400ns；写操作的电脉冲时间为100ns；擦操作的电脉
冲时间为500ns。
121.若第一地址对应存储阵列中的第一组存储单元为一行存储单元，当需要对第一地址对应的存储单元进行擦操作时，控制电路控制信号生成电路生成第一信号和第二信号，控制电路先向与第一组存储单元耦合的多根位线上连接的限流开关s2发送启动信号，该启动信号控制开关s2闭合，信号生成电路向与第一组存储单元耦合的一根字线上输出第一信号，信号生成电路向所有位线上输出第二信号，当第一信号和第二信号的持续时长到达400ns时，第一组存储单元进入预结晶状态。
122.撤销第一组存储单元耦合的字线和位线上的电信号，此时第一组存储单元耦合的字线和位线上均处于未选中的状态。此时第一组存储单元的预结晶状态保存至第一组存储单元中，信号生成电路依次向第一组存储单元的每个存储单元施加擦操作信号，则第一组存储单元中的每个存储单元依次从预结晶状态转换为结晶状态。
123.应理解，由于存储单元在进行写擦操作之后，存储单元已经进入了＝预结晶状态，当向该存储单元施加擦操作信号时，存储单元可以很快从预结晶状态进入结晶状态，加快了擦操作的占用时长。
124.具体地，预操作之后的擦操作所需时长的计算可以参见下述：
125.参见图10，预操作时长t1＝400ns；未进行预操作的普通擦操作时长t2＝500ns；经过预操作之后的擦操作时长t3＝100ns。当对一行存储单元进行写擦操作时，若行或者列大小为1024bit。经过预操作后的擦操作总耗时t4＝400ns+100ns*1024＝102.8us；普通写擦操作总耗时＝500ns*1024＝512us。由此可见，经过预操作之后的擦操作时间可以缩减至1/5左右。
126.基于与方法实施例同一发明构思，本技术实施例还提供了一种存储器芯片，该存储器芯片包括存储阵列和控制电路，该控制电路用于执行上述如图9所示的方法实施例执行的方法，相关特征可参见上述方法实施例，此处不再赘述。
127.上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行计算机程序指令时，全部或部分地产生按照本发明实施例的流程或功能。计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质。半导体介质可以是固态硬盘(solid state drive，ssd)。
128.本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产
品的形式。
129.本技术是参照根据本技术的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
130.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
131.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
132.显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包含这些改动和变型在内。

技术特征：

1.一种相变存储装置，其特征在于，包括：存储阵列，包括多个存储单元；信号生成电路，用于向所述多个存储单元中的第一组存储单元施加预操作电压，所述第一组存储单元位于所述存储阵列的同一行或同一列；多个限流模块，连接所述第一组存储单元，用于在所述信号生成电路向所述第一组存储单元施加所述预操作电压时，限制通过所述第一组存储单元的操作电流为目标电流，所述目标电流用于使所述第一组存储单元处于预结晶状态，所述多个限流模块中的一个限流模块连接所述第一组存储单元中的一个存储单元；控制电路，用于对处于所述预结晶状态的所述第一组存储单元进行写操作。2.根据权利要求1所述的相变存储装置，其特征在于，所述第一组存储单元位于所述存储阵列的同一列，所述多个限流模块中的第一限流模块连接所述第一组存储单元中的第一存储单元，所述第一限流模块还用于连接与所述第一存储单元位于同一行的多个存储单元。3.根据权利要求1所述的相变存储装置，其特征在于，所述第一组存储单元位于所述存储阵列的同一行，所述多个限流模块中的第二限流模块连接所述第一组存储单元中的第二存储单元，所述第二限流模块还用于连接与所述第二存储单元位于同一列的多个存储单元。4.根据权利要求1-3任意一项所述的相变存储装置，其特征在于，所述多个限流模块中的每一个限流模块包括下述中的任意一种：电流镜、金属氧化物半导体场效应晶体管mos、双极结型管bjt、绝缘栅双极型晶体管igbt和氮化镓场效应晶体管gan。5.一种相变存储装置的操作方法，其特征在于，包括：接收写指令，所述写指令包含第一地址；根据所述第一地址，控制相变存储装置中的信号生成电路向第一组存储单元施加预操作电压，并通过多个限流模块限制通过所述第一组存储单元的操作电流为目标电流，所述目标电流用于使所述第一组存储单元处于预结晶状态，其中，所述相变存储装置包括存储阵列，所述第一组存储单元位于所述存储阵列的同一行或同一列；控制所述信号生成电路向处于所述预结晶状态的所述第一组存储单元施加写操作信号，以对处于所述预结晶状态的所述第一组存储单元进行写操作。6.如权利要求5所述的方法，其特征在于，所述第一组存储单元位于所述存储阵列的同一行，所述向第一组存储单元施加预操作电压，包括：向所述第一组存储单元位于的一行存储单元施加第一电压，向所述第一组存储单元位于的多列存储单元施加第二电压；第一电压与第二电压的电压差的绝对值大于或等于阈值电压。7.如权利要求5所述的方法，其特征在于，所述第一组存储单元位于所述存储阵列的同一列，所述对所述第一组存储单元施加预操作电压，包括：向所述第一组存储单元位于的多行存储单元施加第一电压，向所述第一组存储单元位于的一列存储单元施加第二电压；第一电压与第二电压的电压差的绝对值大于或等于阈值电压。
8.如权利要求6所述的方法，其特征在于，所述第一电压和所述第二电压的持续时长处于所述预设区间内。9.一种存储器芯片，其特征在于，所述存储器芯片包括：控制电路和存储阵列，所述控制电路用于执行指令，所述指令用于指示所述存储器芯片实现权利要求5至8任一项所述的方法。

技术总结

一种相变存储装置、操作方法和存储器芯片，用于加快相变存储装置写操作的速度，提升相变存储装置的工作效率。该相变存储装置包括：存储阵列，包括多个存储单元；信号生成电路，用于向多个存储单元中的第一组存储单元施加预操作电压，第一组存储单元位于存储阵列的同一行或同一列；多个限流模块，连接第一组存储单元，用于在信号生成电路向第一组存储单元施加预操作电压时，限制通过第一组存储单元的操作电流为目标电流，目标电流用于使第一组存储单元处于预结晶状态；控制电路，用于对处于预结晶状态的第一组存储单元进行写或擦操作。预结晶状态的第一组存储单元进行写或擦操作。预结晶状态的第一组存储单元进行写或擦操作。