首页 > 专利信息

FPGA数据采集处理

本论文选题的国内外研究概况
应用于软件无线电中的高速数据采集及处理系统主要由高速ADC、采样控制、数字处理（数字下变频）3大部分组成，其基本思想是将宽带模拟中频信号经过高速ADC变至高速率的数字中频信号，在经过数字下变频处理（混频、抽取、滤波），转变成低速率的基带信号，以备后端通用DSP设备进行处理。高速数据采集及处理系统作为软件无线电接收机的核心组成部分，在软件无线电中的应用越来越广泛[1]。随着软件无线电技术的发展，研究和开发高速数据采集及处理系统是当前重要的任务之一。目前对其的研究工作主要针对4个方面：高性能ADC、采样控制技术、数据下变频的实现、数据处理算法。 1、国内外高性能ADC的发展现状国际上各著名大学和实验室都有大量研究人员从事ADC的结构和基础研发工作，在基本的Rash结构上出现了一些改进结构，如half-flash结构、Pipelined结构和Multistep结构等，以求设计更高性能的A/D张力计算转换器[2]。当前处于研究阶段的ADC最高精度已达32bit，最快转换速度达80Gs/s。MAXIM、ADI、TI和美国国家半导体等主要设计生产模拟IC的专业化大公司的产品代表了当今ADC技术的领先水平。比较有代表性的有：ADI公司生产的AD9461[3]，精度可达16bit，采样率为130MS/s；TI公司生产的ADS5463，采用pipelined结构，精度为12bit，采样速率最高达500MS/s。另外，最近ADI公司基于多片A/D并行的结构研制出了AD12400（12Bit，400MSPS），并且据ADI公司介绍，正在利用这种多片A/D并行的结构研制采样率更高的产品。目前我国在模数转换技术领域与国外差距比较大，应用的高性能ADC主要依赖进口。我国从70年代开始研制A/D转换器，至今已研制出8位、10位、12位、14位、16位的ADC产品，但产品的性能还远远达不到高端应用要求，高端A/D还处于高校和科研院所的研究阶段[4]。 2、采样控制技术的发展现状近年来，数据采集[5-6]的控制芯片由单片机发展到数字处理芯片DSP、嵌入式芯片等速度更快功能更强的芯片。在高速数据采样方面，通常采用单片机或DSP(数字信号处理器)作为CPU,控制ADC(模/数转换器)、存储器和其他外围电路的工作。但基于单片机及DSP控制就会发现一些问题[7-9]。 1)单片机的时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占有很大的比例，效率低，难以适应高速数据采集系统的要求。 2)DSP的运算速度快，擅长处理密集的乘加运算，但很难完成外围的复杂的硬件逻辑控制。 FPGA(现场可编程门阵列) [10-11]是八十年代中期出现的新型高密度、可编程逻辑器件，在高速数据采集方面，有着单片机和DSP无法比拟的优势。电磁水泵FPGA时钟频率高，内部时延小；全部控制逻辑由硬件完成，速度快，效率高，适于大数据量的高速传输控制，满足实时控制的要求；组成形式灵活，可以集成外围控制、译码和接口电路。 3、数据下变频实现方法数字下变频是运算量最大，实现起来最困难的部分。目前有三种实现方法[12]：专用的数字下变频芯片(DDC)实现、DSP实现和FPGA(现场可编程门阵列)实现。自从GrayChip公司(木馏油己被TI收购)推出第一款单通道数字下变频专门芯片以来，专用数字下变频器件的品种很多，商用的DDC芯片比较有代表性的主要有Intersil、ADI、TI公司的产品。Intersil公司的HSP50214系列是目前单通道DDC芯片中较具代表性的，其不仅提供了基本的数字下变频功能，还提供包括了成形滤波器、定时同步内插滤波器、重采样NCO、坐标变换、数字AGC等功能，它能通过编程改变信道的中心频率、带宽和二次采样率[13]。另外ADI公司的AD6636、AD6620也有较优异的性能参数和较强的功能。专用DDC芯片具有处理速度快、性能稳定等优点，但价格昂贵，灵活性不强[14]。目前使用DSP方式实现下变频主要有两种方案：多片DSP并行处理和在现有DSP技术水平上探索高效算法降低处理复杂度[15]。就TI公司的TMS320C62x系列[16]的DSP而言，速度虽然可达2400MIPS，但做一个高阶FIR运算，抛开额外的开销，运算量在5000MIP以上，用单片DSP完成如此高速的实时运算是不可能的。解决的方法可以采用多片DSP并行处理，但是由于价格等因素的制约，目前采用这种方法实现下变频并不常见。当前研究的重点主要是降低处理复杂度的高效算法，但目前的算法均具有一定的局限性。因此，就DSP的应用而言，目前其主要体现在数字下变频的后端对速率相对较低的基带信号进行各种处理。 FPGA具有性能好，可重复编程，灵活性高，开发周期短等特点[17]，在近几年不断更新换代，具有较高的性价比。Xilinx的Virtex-5和Altera的StratixⅢ系列产品代表了高温轴承shgbzcFPGA先进的技术和发展方向。Virtex-5系列产品内部包含多达20万个的逻辑单元，等效系统门数超过1000万门，功耗比以往产品降低35%。在DSP处理方面，Virtex-5内嵌DSP48E锁扣模块，最高工作频率550MHz[18]，Virtex-5LX330T系列可以提供多达192个DSP Slice，总的处理能力达到105GMAC，片内RAM容量达10368Kbit，完全可以完成高性能数字下变频的设计[19]。随着FPGA性能的增强，规模的增大，成本的降低，利用FPGA实现高速专用数字下变频器逐渐成为软件无线电设计中常用的手段。 4、数据处理算法分析比较目前，产生NCO（数控振荡器）样本的方法有两种：查表法和实时计算法[20]。实时计算法是在系统中实时计算每一个相位角的正/余弦值，这种方法思路并不复杂，但是运算量大，对计算速度要求高，而且需要较大的硬件实现面积。查表法则是事先根据各个NCO相位事先计算好相位的正余弦值，并以相位作地址信息将正余弦数据值存储在ROM中，系统工作时通过当前的相位信息访问ROM，输出该相位对应的正弦值，这种方法实现效率高，硬件电路设计简单，它的计算速度只取决于访问ROM的时间。在国内外的研究中，通常采用分布式算法来实现FIR 滤波器。分布式算法又分为串行分布式算法、并行分布式算法、串并结合的分布式算法[21]。串行分布式算法其结构相对简单，占用资源少，但是处理速度不是很高，受数据位数的影响；并行分布式算法结构齐整，多用于对速度要求高的场合，但占用资源大；串并结合的分布式算法是串行分布式算法与并行分布式算法的一个折中，缺点是有控制电路的加入，增加了电路的复杂性。不管哪种分布式算法，都会用到ROM来做查表。并且查表的规模随着FIR滤波器阶数增加而呈指数增长。同时，随着滤波器系数的位数增加，查表的规模也会增加，这将极大的增加设计的硬件规模。所以，如何减小查表的规模成为尚待解决的问题。目前来说，还没有一个有效的方法来减少ROM数量或规模。
参考文献
1 Jeffrey H Reed等著.软件无线电-无线电工程的现代方法，陈强等译[M]. 北京：人民邮电出版社，2004 2 Hamami S，Fleshel L，Orly Y P.CMOS APS Imager Employing3.3V 12-bit6.3MS/S Pipelined ADC[J].IEEE Journal of Solid-State Circuits，2004，4(1)：960-963 3 Analog Devices Inc.AD9461 Datasheet[EB/OL].，2008 4 孙俊岳.流水线型10-bit高速ADC芯片设计[D].大连:大连理工大学,2007. 5 沈兰芬.数据采集技术[M].合肥：中国科学技术大学出版社，1999 6 沈兰荪.高速数据采集系统的原理与应用[M].北京：人民邮电出版社，1995 7 张卫杰，侯孝民.高速大容量数据采集系统设计与实现[J].电子测量与仪器学报，2005，19（4）：51-53 8 徐海军，叶卫东.FPGA在高性能数据采集系统中的应用[J].计算机技术与应用， 2005，25（1）：40-43. 9汤少维.基于FPGA控制的高速数据采集系统设计与实现[D].成都：电子科技大学，2004 10 黄智伟.FPGA系统设计与实践[M].北京：电子工业出版社，2005 11 高书莉，罗朝霞.可编程逻辑设计技术及其应用[M].北京：人民邮电出版社，2001 12 Walter Tuttle bee.软件无线电技术与实现[M].北京：电子工业出版社，2004 13 Intersil Inc.HSP50214B Datasheet[EB/OL].，1999 14曹李秋.软件无线电数字下变频实现[D] .武汉理工大学，2006 15 Baines R.The DSP bottleneck[J].IEEE Communications Magazine，1995，33(5)：46-54 16 陈金鹰.DSP技术及应用[M].北京：机械工业出版社，2005 17 余红娟.FPGA技术的应用与发展[J].杭州电子科技大学学报，2006，26（3）：45-47. 18 薛小刚，葛毅敏.Xilinx ISE9.XFPGA/CPLD设计指南[M].北京：人民邮电出版社，2007 19 Xilinx Inc.XilinxV-5 Family Overview[EB/OL].，2007 20 陈卓.基于FPGA的软件无线电DDC设计[D].成都理工大学，2008 21 项正山，胡蓉花.FIR数字滤波器的FPGA设计与实现[J].大众科技，2008（10）：18-20

版权评估

本论文选题的基本内容

基于FPGA控制数据采样和信号处理方面发展的新热点，本论文设计了基于FPGA控制的高速数据采集及处理系统，完成了软件无线电接收机中的高速模数转换及数字下变频处理的功能。重点对用FPGA技术控制数据采样、实现数字下变频进行了研究与设计，并通过仿真对系统进行验证和分析。另外，对数据处理中的部分算法进行了深入的讨论及研究。论文主要内容如下：

1系统硬件设计方面

该系统主要由高速数据采集、数据处理2部分组成。高速采集中主要包含预处理模块、高性能ADC和A/D采样控制模块，完成对输入的中频模拟信号进行高速数模转换及实时采样控制。数据处理主要实现数字下变频，通过混频、滤波、重采样等处理，降低数据流速率，把信号变成基带。其中主要包括数控振荡器（NCO）模块，数字混频器模块，CIC滤波器模块，HB滤波器模块，FIR滤波器模块。用FPGA技术实现A/D控制模块及数据处理中的各个模块的设计。

2算法研究方面

本文主要针对数据处理中的产生NCO样本及FIR整形滤波器实现的算法进行了研究，对目前常用的几种算法进行比较，例如NCO样本产生的查表法及实时计算法，重点对分布式算法实现的FIR滤波器进行研究，以求在节约资源方面进行突破。

3仿真研究方面

本文将利用Verilog硬件描述语言及Modelsim 等FPGA仿真工具对A/D采样控制模块及数据处理中各个设计模块进行仿真，得到FPGA的功能仿真和时序仿真验证图并加以分析；通过仿真对系统的各个部分的性能进一步分析，以验证所设计高速数据采集及处理系统是否达到设计的要求。

本论文选题的研究特和创新之处

本论文研究特：

1、利用高性能ADC和FPGA技术来实现高速数据采集，满足了数据采集所要求的高速实时性，而且提高了系统的稳定性。

2、数字下变频处理采用FPGA技术实现，解决了数字下变频处理的高速实时性要求，相对于DSP实现，工作速度快；相对于专用芯片，有较强的灵活性、功耗低，降低成本。

3、采用查表法产生NCO样本，充分利用了FPGA的丰富的内部资源，解决了用实时计算法运算量大及处理速度慢的问题。

4、对NCO结构进行优化，增加了一个地址重映射和数据求补模块，减少了所需ROM的容量，达到了节约资源的目的。

5、采用多种资源优化方法实现优化结构的DA算法的FIR滤波器，以求达到节约硬件资源的目的。

本文发布于:2024-09-22 09:46:33，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/2/105783.html

上一篇：基于蓝牙的无线数据采集系统设计毕业论文

下一篇：LR6012GSM短信无线开关量采集模块说明书

标签：数字实现处理算法下变频采集系统设计

留言与评论（共有 0 条评论）