㊀２０２１年㊀第３期
仪表技术与传感器
路灯节电器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ
２０２１㊀Ｎｏ．３㊀
收稿日期：２０２０－０４－０７
基于ＲＳ４２２＋ＬＶＤＳ高速长线通信的设计与实现
李建翔１，王洪凯２，杨玉华１，刘东海１，李秋媛１
（１．中北大学，仪器科学与动态测试教育部重点实验室，电子测试国家重点实验室，山西太原㊀０３００５１；
２．北京航天长征飞行器研究所，北京㊀１０００７６）
㊀㊀摘要：为了改善高速数据长距离传输时可靠性低的问题，文中提出了一种软硬件相结合的数据传输方案㊂该设计在指令下发和状态返回的电路中采用ＲＳ４２２接口电路，并选用ＡＤＭ２６８２Ｅ磁隔 离芯片，在保证可靠性的前提下极大简化电路；在数据传输中采用ＬＶＤＳ接口电路，选用ＳＮ６５ＬＶ１０２３Ａ串化器以及ＳＮ６５ＬＶ１２２４Ｂ解串器，并配合驱动器和均衡器进行驱动和补偿，使得信号能够进行高速远距离传输㊂为了提高抗干扰性能，还在嵌入式软件的指令模块增加校验字环节，提高指令识别的可靠性；数据传输中采用半字节ＣＲＣ校验的方法，降低误码率㊂经验证，此方案能够在９０ｍ长的电缆中实现２４０Ｍｂｉｔ／ｓ的零误码传输，稳定可靠，满足任务要求㊂ 关键词：ＦＰＧＡ；ＲＳ４２２串行接口；低电压差分信号；半字节循环冗余校验；校验字
中图分类号：ＴＮ９１９㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０３－００４０－０５
ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＨｉｇｈＳｐｅｅｄＬｏｎｇＬｉｎｅ
ＣｏｍｍｕｎｉｃａｔｉｏｎＢａｓｅｄｏｎＲＳ４２２＋ＬＶＤＳ
ＬＩＪｉａｎ⁃ｘｉａｎｇ１，ＷＡＮＧＨｏｎｇ⁃ｋａｉ２，ＹＡＮＧＹｕ⁃ｈｕａ１，ＬＩＵＤｏｎｇ⁃ｈａｉ１，ＬＩＱｉｕ⁃ｙｕａｎ１
（１．ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＳｃｉｅｎｃｅａｎｄＤｙｎａｍｉｃＭｅａｓｕｒｅｍｅｎｔｏｆＭｉ
ｎｉｓｔｒｙ
ｏｆＥｄｕｃａｔｉｏｎ，ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔＴｅｃｈｎｏｌｏｇｙ，Ｔａｉｙｕａｎ０３００５１，Ｃｈｉｎａ；
２．ＢｅｉｊｉｎｇＡｅｒｏｓｐａｃｅＬｏｎｇＭａｒｃｈＡｉｒｃｒａｆｔＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，Ｂｅｉｊｉｎｇ１０００７６，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｉｍｐｒｏｖｅｔｈｅｐｒｏｂｌｅｍｏｆｌｏｗｒｅｌｉａｂｉｌｉｔｙｗｈｅｎｈｉｇｈ⁃ｓｐｅｅｄｄａｔａｉｓｔｒａｎｓｍｉｔｔｅｄｏｖｅｒｌｏｎｇｄｉｓｔａｎｃｅｓ，ｔｈｉｓｓｃｈｅｍｅｐｒｏｐｏｓｅｄａｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｓｃｈｅｍｅｃｏｍｂｉｎｉｎｇｓｏｆｔｗａｒｅａｎｄｈａｒｄｗａｒｅ．ＴｈｉｓｄｅｓｉｇｎａｄｏｐｔｅｄＲＳ４２２ｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｉｎｔｈｅｃｉｒｃｕｉｔｏｆｃｏｍｍａｎｄｉｓｓｕｉｎｇａｎｄｓｔａｔｕｓｒｅｔｕｒｎ，ａｎｄｓｅｌｅｃｔｅｄＡＤＭ２６８２Ｅｍａｇｎｅｔｉｃｉｓｏｌａｔｉｏｎｃｈｉｐ，ｗｈｉｃｈｇｒｅａｔｌｙｓｉｍｐｌｉｆｉｅｄｔｈｅｃｉｒｃｕｉｔｏｎｔｈｅｐｒｅｍｉｓｅｏｆｅｎｓｕｒｉｎｇｒｅｌｉａｂｉｌｉｔｙ．ＬＶＤＳｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｗａｓｕｓｅｄｉｎｄａｔａｔｒａｎｓｍｉｓｓｉｏｎ，ＳＮ６５ＬＶ１０２３ＡｓｅｒｉａｌｉｚｅｒａｎｄＳＮ６５ＬＶ１２２４Ｂｄ
ｅｓｅｒｉａｌｉｚｅｒｗｅｒｅｓｅｌｅｃｔｅｄ，ａｎｄｔｈｅｄｒｉｖｅｒａｎｄｅｑｕａｌｉｚｅｒｗｅｒｅｕｓｅｄｔｏｄｒｉｖｅａｎｄｃｏｍｐｅｎｓａｔｅ，ｓｏｔｈａｔｔｈｅｓｉｇｎａｌｃａｎｂｅｔｒａｎｓｍｉｔｔｅｄａｔｈｉｇｈｓｐｅｅｄａｎｄｌｏｎｇｄｉｓｔａｎｃｅ．Ｉｎｏｒｄｅｒｔｏｉｍｐｒｏｖｅｔｈｅａｎｔｉ⁃ｉｎｔｅｒｆｅｒｅｎｃｅｐｅｒｆｏｒｍａｎｃｅ，ａｃｈｅｃｋｗｏｒｄｌｉｎｋｉｓａｌｓｏａｄｄｅｄｔｏｔｈｅｉｎｓｔｒｕｃｔｉｏｎｍｏｄｕｌｅｏｆｔｈｅｅｍｂｅｄｄｅｄｓｏｆｔｗａｒｅ．ＴｈｅｍｅｔｈｏｄｏｆｎｉｂｂｌｅＣＲＣｃｈｅｃｋｗａｓｕｓｅｄｉｎｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｔｏｒｅ⁃ｄｕｃｅｔｈｅｂｉｔｅｒｒｏｒｒａｔｅ．Ａｆｔｅｒｖｅｒｉｆｉｃａｔｉｏｎ，ｔｈｉｓｓｏｌｕｔｉｏｎｃａｎａｃｈｉｅｖｅ２４０Ｍｂｉｔ／ｓｚｅｒｏｅｒｒｏｒｔｒａｎｓｍｉｓｓｉｏｎｉｎａ９０ｍｅｔｅｒｃａｂｌｅ，ｗｈｉｃｈｉｓｓｔａｂｌｅａｎｄｒｅｌｉａｂｌｅ，ａｎｄｍｅｅｔｓｔｈｅｔａｓｋｒｅｑｕｉｒｅｍｅｎｔｓ．
Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＲＳ４２２ｓｅｒｉａｌｉｎｔｅｒｆａｃｅ；ＬＶＤＳ；ｎｉｂｂｌｅＣＲＣ；ｃｈｅｃｋｗｏｒｄ
０㊀引言
近年来，在测试测量技术领域以及众多产品的测试系统中，面临着各种严苛的条件，对信号传输的稳
定性提出了更高的要求［１］，成为目前亟待解决的重要课题㊂由于并行传输成本高㊁占用资源大，且并行传输对线路之间的物理性质要求高，细微差别就可能导致数据不能同时抵达接收端，造成接收错误，所以远距离传输往往选用串行传输方式㊂常用的串行接口标准有ＲＳ２３２㊁ＲＳ４２２㊁ＣＡＮ总线以及ＬＶＤＳ传输㊂
在本次任务方案中，设计了一种以ＦＰＧＡ为核心的高性能远距离低误码率的传输方案，本文主要研究对象为某接口通信链路的搭建及其可靠性的测试㊂综合考虑各种串行接口的优缺点，同时兼顾传输距离㊁成本以及可靠性等各方面因素，最终选择ＲＳ４２２及ＬＶＤＳ相结合的方式，并在其软件设计中分别加入校验字及校验码的设计，保证其传输的可靠性㊂１㊀测试平台设计
系统总体框图如图１所示㊂外系统等效器用于模拟外系统接口及功能仿真，实现对地面系统的全面覆盖性测试考核㊂其工作的主要流程是：上位机发送控
㊀㊀㊀㊀㊀第３期李建翔等：基于ＲＳ４２２＋ＬＶＤＳ高速长线通信的设计与实现４１㊀㊀
制指令，经由ＰＣＩ９０５４到达ＦＰＧＡ模块，４２２收发器模块用于转发指令并回传状态，控制对应的外系统等效器发送数据，该数据经过高速ＬＶＤＳ传回上位机，最后进行分析数据是否正确，以验证该方案可行性
㊂
图１㊀总体框图
２㊀硬件电路设计
２．１㊀ＲＳ４２２指令收发与状态回传模块
ＲＳ４２２作为一种能够进行差分传输以及支持多点
通信的数据传输协议，抗干扰能力比较强㊂在进行电路
设计时，需要考虑避免信号异常而导致的接口损坏，同
时避免设备间的互相干扰［２］，所以采用隔离电路㊂传统
电路往往采用ＲＳ４２２芯片㊁电源隔离芯片和光耦的方
式，电路复杂且成本较高㊂而ＡＤＭ２６８２Ｅ芯片可配置为
半双工或全双工模式，内部集成了一个５ｋＶｒｍｓ的隔
离电源，省去了外部配置ＤＣ／ＤＣ模块［３］，从而能够很
大程度简化电路，降低成本㊂ＲＳ４２２接口电路如图２
所示
㊂
图２㊀指令收发与状态返回
在电路配置方面，应在ＡＤＭ２６８２Ｅ芯片所有的电
源引脚与地引脚之间并联１只大电容和１只小电容作
为旁路电容，以起到降低噪声的作用［４］㊂
ＡＤＭ２６８２Ｅ的输入端具备短路故障保护功能，能够在
短路时保证接收器输出为高电平㊂或者如图２中所
示，分别在输入端接上拉电阻ＲＭ以及下拉电阻ＲＮ，确
保其正负压差大于２００ｍＶ（芯片门限电压），始终输
出为高电平，保证芯片工作在稳态㊂为了防止芯片短
路，在输出端各串接１只５１Ω的电阻㊂同时ＲＳ４２２
还要求在终端跨接１只阻值约为其传输电缆阻抗的电
阻，这里选用阻值为１２０Ω的电阻，减小信号的反射，
有效提高信号的可靠性㊂
２．２㊀ＬＶＤＳ发送端模块
ＬＶＤＳ（ｌｏｗｖｏｌｔａｇｅｄｉｆｆｅｒｅｎｔｉａｌｓｉｇｎａｌｉｎｇ）作为一种
低压差分信号，能够在保证数据高速传输的同时，提
哇哈论坛>涂布白板纸
供低功耗㊁低误码率㊁低串扰㊁高噪声抑制能力等其他
传输模式不可兼备的优势，可以实现点对点以及一点
对多点的连接［５］㊂ＬＶＤＳ传输技术本身具有很低的电
压摆幅，因此能够很快地改变状态，提升信号的传输
距离；与此同时其输出模式是低电流驱动，所以它具
智能楼宇可视对讲系统备很好的抗干扰性能㊂
在ＬＶＤＳ传输链路发送端，选用ＳＮ６５ＬＶ１０２３Ａ串
化器，将并行数据转化为串行数据，其串行传输速率
能够覆盖１００ ６６０Ｍｂｐｓ，本身传输距离仅有十几ｍ，
为了满足远距离传输，在发送端增加高速电缆驱动器
ＣＬＣ００１ＡＪＥ，以此倍增差分信号的驱动能力㊂在端口
处配合ＴＶＳ阵列，增强传输线路保护能力㊂ＬＶＤＳ发
送电路如图３所示㊂
图３㊀ＬＶＤＳ发送端电路
㊀㊀
㊀
㊀
㊀４２㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒ
Ｍａｒ．２０２１㊀
在硬件电路配置方面，将串行器ＳＮ６５ＬＶ１０２３的
引脚ＤＥＮ㊁ＰＷＲＤＮ通过１ｋΩ电阻拉高，保证芯片一
直处于工作状态；将ＴＣＬＫ＿Ｒ／ Ｆ
通过１ｋΩ电阻拉高，控制电路在ＴＣＬＫ（数据输入时钟）的上升沿发送串行数据［６］㊂为了匹配差分信号线的阻抗，在驱动器ＣＬＣ００１ＡＪＥ两端跨接１只１００Ω的电阻Ｒ４［７］，并在ＰＣＢ布线时尽量靠近驱动器对应的引脚㊂驱动器ＣＬＣ００１ＡＪＥ能够将输出信号压差提升至２Ｖ，大幅提高差分电压摆幅，起到预加重作用，从而提高传输距离㊂Ｒ５和Ｒ６能够为传输线路提供阻抗匹配㊂在进行硬件ＰＣＢ设计的过程中，ＬＶＤＳ数据信号线应走差分线：要求等长，能够时刻保持２个差分信号具有相反信
号，减少共模分量；要求等宽等距，间距尽可能得小，耦合越紧密，泄放到外部的电磁能量越少，从而能够有效抑制ＥＭＩ［８］㊂
２．３㊀ＬＶＤＳ接收端模块ＬＶＤＳ信号经过长距离传输后，信号会有一定程
度的衰减，其衰减的程度与信号频率的平方根和电缆长度之积成正比［９］，因此当接收端收到ＬＶＤＳ信号后，要对其幅频特性和相频特性进行修正和补偿㊂接收端电路设计如图４所示㊂ＬＶＤＳ信号经过９０ｍ长电缆传输后先经自适应电缆均衡器ＬＭＨ００７４进行修正补偿，再经过ＬＶＤＳ隔离缓冲器输入到解串器ＳＮ６５ＬＶ１２２４Ｂ，最后传输到ＦＰＧＡ模块
㊂
图４㊀ＬＶＤＳ接收端电路
解串器ＳＮ６５ＬＶ１２２４Ｂ与串化器ＳＮ６５ＬＶ１０２３Ａ搭配使用，引脚ＤＥＮ㊁ＰＷＲＤＮ与串化器中相类似，通过电阻拉高保证其一直处于工作状态；引脚ＲＣＬＫ＿Ｒ／Ｆ拉高使其在时钟的上升沿解串数据［１０］㊂在进行数据传输前，串行器与解串器必须同步时钟方可传输㊂两者时钟同步，则ＬＯＣＫ引脚置低，数据能够正常传输；若时钟紊乱，则ＬＯＣＫ引脚置高，数据不再传输，重新进行同步时钟操作㊂
为了保证信号的可靠性，阻断外部干扰，在信号进入解串器前便进行隔离㊂通过串接１只ＬＶＤＳ隔离缓冲器，有效防止地信号的耦合性㊂其相较其他产品有更好的工作性能，数据速率可高达６００Ｍｂｐｓ，并且具有极低抖动，有效抑制电源纹波和毛刺现象㊂Ｃ３㊁
覆膜砂自动生产线Ｃ４㊁Ｃ５㊁Ｃ６均为隔直电容，实现ＡＣ耦合，提供直流偏压，滤出直流分量㊂
自适应电缆均衡器ＬＭＨ００７４工作范围很广，可支持的速率能够覆盖１２５ ５４０Ｍｂｐｓ范围，输出经过交流耦合后经电阻网络变为标准ＬＶＤＳ信号送入下一端口㊂在接收端分别在差分线串上接２４．９Ω的电阻用来匹配双绞线的线路阻抗；Ｃ７㊁Ｃ８作为隔直电容实现ＡＣ耦合㊂信号在发送端的波形如图５（ａ）所示，在经过９０ｍ电缆传输后的波形如图５（ｂ）所示，在接收端经过电缆均衡器ＬＭＨ００７４的波形如图５（ｃ）所示㊂由图中可以看出，在ＬＶＤＳ信号经过电缆传
输过后，其波形并不理想，而ＬＭＨ００７４能够自适应补偿衰减的信号，使衰减过的信号较好地与发送端保持一致，从而保证ＳＮ６５ＬＶ１２２４Ｂ解串成功㊂３㊀软件可靠性设计
本文在对硬件电路设计的前提下，为了保证通信链路的可靠性，同时对嵌入式软件也做出抗干扰设计㊂在指令传输链路中加入校验字环节，提高指令识别的可靠性；在ＬＶＤＳ传输中加入半字节ＣＲＣ校验环节，降低误码率㊂
３．１㊀指令收发可靠性设计
存储器综合测控台向外系统等效器发送命令，外系统等效器向存储器综合测控台反馈状态，传输码率
㊀㊀
㊀
㊀
㊀第３期李建翔等：基于ＲＳ４２２＋ＬＶＤＳ高速长线通信的设计与实现
４３㊀
㊀
（ａ）ＬＶＤＳ
发送端波形
（ｂ）ＬＶＤＳ
经过长电缆波形
（ｃ）ＬＶＤＳ经过均衡器波形
图５㊀硬件电路波形图
为６２５Ｋｂｐｓ㊂
在指令内容较短时，譬如只有２个字节，往往采用三判二机制，即测控台连续发送３次命令，等效器正确检测到２次命令后，才可以执行该命令［１１］，有效防止因偶然性而导致的指令错误下发㊂而当指令内容稍长时，则采用校验字的方式，本次指令内容如表１所示，校验字内容采取指令内容按位异或方式计算求得㊂
表１㊀指令信息表
指令名称指令包头指令内容校验字复位指令５Ａ５４㊀Ａ１Ｂ４Ｆ１㊀Ｅ４记录指令５Ａ５４㊀２ＣＤ５３Ｃ㊀Ｃ５下载指令５Ａ５４㊀１Ｅ６Ｆ３Ｄ㊀４Ｃ忙指令５Ａ５４㊀５Ａ８ＥＥ３㊀３７闲指令
５Ａ
５４
㊀９Ｆ
Ｃ８
７Ｄ㊀
２Ａ
３．２㊀数据传输可靠性设计
循环冗余校验（ｃｙｃｌｉｃｒｅｄｕｎｄａｎｃｙｃｈｅｃｋ，ＣＲＣ）是一组自行规定或使用国际标准的校验码，附在原始数据尾部，用于校验在传输过程中是否产生误码以及丢数［１２］㊂
在硬件优化的前提下，在信号的传输过程中增加
ＣＲＣ校验的过程㊂本文综合硬件与软件相适应的考
虑，选择半字节ＣＲＣ查表法的校验方法，既能保证传输码的质量，也不会给硬件造成负担㊂半字节ＣＲＣ查表法所构成的码值只有１６种，简单可靠㊂其对应的校验码表如表２所示㊂
表２㊀ＣＲＣ校验码表
８１９２字节数据（８Ｋ数据）＋４字节ＣＲＣ校验码，共
８２００字节㊂其校验码的生成格式如下，先将寄存器内初始值设置为０，然后将数据按半字节依次移出，将移出的半字节与寄存器内的值相异或，将所得值查表得到新的表值再异或到寄存器中，循环往复，最终产生ＣＲＣ校验码附于数据包后发送给接收端㊂接收端收到数据后，要对数据进行校验确定其是
否无误码㊂校验关键代码如下：
ＩｆＤａｔａ＿ｃｎｔ＝８１９９ｔｈｅｎｉｆＤ＿ｌｖｄｓ＿ｄｉｎ＆Ｃｈｅｃｋ＝ＣＲＣ＿ｏｕｔｔｈｅｎ
㊀㊀Ｅｒｒｏｒ＿ｆｌａｇ＿ｑ＜＝ ０ ；
㊀㊀Ｆ＿ｓｅｎｄ＿ｆｌａｇ＜＝ｎｏｔＦ＿ｓｅｎｄ＿ｆｌａｇ；㊀㊀㊀㊀Ｆ＿ｗｒ＿ｐｔ＜＝Ｆ＿ｗｒ＿ｐｔ＋１；
当一包数据发送完毕后，即从０计数到８１９９，需
校验其数据码流（Ｄ＿ｌｖｄｓ＿ｄｉｎ）与校验码流（Ｃｈｅｃｋ）是否与收到的数据（ＣＲＣ＿ｏｕｔ）一致，若一致则Ｅｒｒｏｒ＿ｆｌａｇ＿ｑ置０，继续接收下一包数据㊂利用ＣｈｉｐＳｃｏｐｅ在线分析数据包如图６所示，收到数据与发送数据一致，校验成功，传输无误㊂
㊀㊀
㊀
㊀
㊀４４㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒ
Ｍａｒ．２０２１㊀
图６㊀ＣＲＣ实时校验
数据在传输过程中会出现误码丢码的现象，此时Ｅｒｒｏｒ＿ｆｌａｇ＿ｑ则会拉高，触发自动重传机制，要求发送端重新发送该包数据，为了避免出现一直发送同一包数据的情况，导致后续数据不能
正常传输，在软件逻辑设计中规定同一包数据的自动重传指令最多发送３次，３次之内接收正确或者连续３次接收错误，则继续发送下一包数据，其关键代码如下：
ｉｆＥｒｒｏｒ＿ｆｌａｇ＿ｄ＝ᶄ１ᶄｔｈｅｎ
ｃｃ＿ｓｅｎｔ＿ｆｌａｇ＜＝ᶄ１ᶄ；
Ｓｅｎｄ＿ｃｍｄ＿ＣＳ＜＝
（Ｘᵡ５Ａᵡ，Ｘᵡ５４ᵡ，ＸᵡＣ９ᵡ，Ｘᵡ６９ᵡ，Ｘᵡ３９ᵡ，Ｘᵡ９９ᵡ）；ʊ重传指令
若出现连续误码时，则如图７所示，接收端会发送３次重传指令5460a
㊂
图７㊀自动请求重发
４㊀实验验证与分析
通过上位机反复大量读取数据，测试其误码率，数据结构如图８所示，一包数据包括：包头２字节，用于识别数据包类别；包计数２字节，用于校验其连续性；数据有效内容１０１９字节，不同数据包内数据内容不同；最后为１字节校验位，均为每包中有效数据之和，用于校验数据内容是否正确㊂
为了验证本设计的可靠性，在实验过程中用６段电缆组成９０ｍ传输线路连接外系统等效器及存储器综合测控台，分别采用不同的速率对其可靠性进行验证，更改程序调整速率，通过多次试验测试，在不同情况下ＬＶＤＳ传输可靠性表现如表３所示㊂
表３㊀ＬＶＤＳ传输测试
理论速率／（Ｍｂｉｔ㊃ｓ－
１）
实际速率／（Ｍｂｉｔ㊃ｓ－１）
误码率／％６０
５７．９２
０㊀㊀１２０１１６．２７０１８０１７４．０２０
２４０２３５．４４０
３００
２８２．５７０．００００００
５
图８㊀数据结构
㊀㊀结果表明：在９０ｍ电缆下，通过软硬件的共同优化，数据可以达到２４０Ｍｂｉｔ／ｓ的零误码传输㊂指令下发加入可靠性设计后均能１００％正确动作，且经过驱动器及均衡器的作用，ＬＶＤＳ数据能够大幅提高长线传输的能力，但由于在软件中加入ＣＲＣ（下转第９６页）
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议