以太网接口PCB布局布线

以太⽹接⼝PCB布局布线
我们现今使⽤的⽹络接⼝均为以太⽹接⼝,⽬前⼤部分处理器都⽀持以太⽹⼝。⽬前以太⽹按照速率主要包括10M、10/100M、1000M三种接⼝,10M应⽤已经很少,基本为10/100M所代替。⽬前我司产品的以太⽹接⼝类型主要采⽤双绞线的RJ45接⼝,且基本应⽤于领域,因⼯控领域的特殊性,所以我们对以太⽹的器件选型以及PCB设计相当考究。从硬件的⾓度看,以太⽹接⼝电路主要由MAC(Media Access Controlleroler)控制和物理层接⼝(Physical Layer,PHY)两⼤部分构成。⼤部分处理器内部包含了以太⽹MAC控制,但并不提供物理层接⼝,故需外接⼀⽚物理芯⽚以提供以太⽹的接⼊通道。⾯对如此复杂的接⼝电路,相信各位硬件⼯程师们都想知道该硬件电路如何在PCB上实现。
  下图 1以太⽹的典型应⽤。我们的PCB设计基本是按照这个框图来布局布线,下⾯我们就以这个框图详解以太⽹有关的布局布线要点。                  图 1 以太⽹典型应⽤
1. 图 2⽹⼝变压器没有集成在⽹⼝连接器⾥的参考电路PCB布局、布线图,下⾯就以图 2介绍以太⽹电路的布局、布线需注意的要点。
           图 2变压器没有集成在⽹⼝连接器的电路PCB布局、布线参考
  a) RJ45和变压器之间的距离尽可能的短,晶振远离接⼝、PCB边缘和其他的⾼频设备、⾛线或磁性元
件周围,PHY层芯⽚和变压器之间的距离尽可能短,但有时为了顾全整体布局,这⼀点可能⽐较难满⾜,但他们之间的距离最⼤约10~12cm,器件布局的原则是通常按照信号流向放置,切不可绕来绕去;射线灯
  b) PHY层芯⽚的滤波按照要芯⽚要求设计,通常每个电源端都需放置⼀个退耦,他们可以为信号提供⼀个低阻抗通路,减⼩电源和地平⾯间的谐振,为了让电容起到去耦和旁路的作⽤,故要保证退耦和旁路电容由电容、⾛线、过孔、焊盘组成的环路⾯积尽量⼩,保证引线电感尽量⼩;
  c) ⽹⼝变压器PHY层芯⽚侧中⼼抽头对地的滤波电容要尽量靠近变压器管脚,保证引线最短,分布电感最⼩;
  d) ⽹⼝变压器接⼝侧的共模电阻和⾼压电容靠近中⼼抽头放置,⾛线短⽽粗(≥15mil);剪式举升机
  e) 变压器的两边需要割地:即RJ45连接座和变压器的次级线圈⽤单独的隔离地,隔离区域100mil以上,且在这个隔离区域下没有电源和地层存在。这样做分割处理,就是为了达到初、次级的隔离,控制源端的⼲扰通过参考平⾯耦合到次级;
  f) 指⽰灯的电源线和驱动信号线相邻⾛线,尽量减⼩环路⾯积。指⽰灯和差分线要进⾏必要的隔离,两者要保证⾜够的距离,如有空间可⽤GND隔开;
  g) ⽤于连接GND和PGND的电阻及电容需放置地分割区域。
智能营销客户管理系统
  2. 以太⽹的信号线是以差分对(Rx±、Tx±)的形式存在,差分线具有很强共模抑制能⼒,抗⼲扰能⼒强,但是如果布线不当,将会带来严重的信号完整性问题。下⾯我们来⼀⼀介绍差分线的处理要点:
  a) 优先绘制Rx±、Tx±差分对,尽量保持差分对平⾏、等长、短距,避免过孔、交叉。由于管脚分布、过孔、以及⾛线空间等因素存在使得差分线长易不匹配,时序会发⽣偏移,还会引⼊共模⼲扰,降低信号质量。所以,相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪⾥出现长度差补偿哪⾥;
  b) 当速度要求⾼时需对Rx±、Tx±差分对进⾏阻抗控制,通常阻抗控制在100Ω±10%;
  c) 差分信号终端电阻(49.9Ω,有的PHY层芯⽚可能没有)必须靠近PHY层芯⽚的Rx±、Tx±管脚放置,这样能更好的消除通信电缆中的信号反射;
  d) 差分线对上的滤波电容必须对称放置,否则差模可能转成共模,带来共模噪声,且其⾛线时不能有stub ,这样才能对⾼频噪声有良好的抑制能⼒。
3. 变压器集成在连接器的以太⽹电路的PCB布局、布线较不集成的相对简单很多,下图 3是采⽤⼀体化连接器的⽹⼝电路的PCB布局、布线参考图:
        图 3⼀体化连接器的⽹⼝PCB布局、布线参考图
  从上图可以看出,图 3和图 1的不同之处在于少了⽹⼝变压器,其它⼤体相同。不同之处主要体现在⽹⼝变压器已集成⾄连接器⾥,所以地平⾯⽆需进⾏分割处理,但我们依然需要将⼀体化连机器的外壳连接到连续的地平⾯上。
托玛琳水杯  以太⽹布局布线⽅⾯的要⼤致就这些,好的PCB布局布线不仅可以保证电路性能,还可以提⾼电路性能,笔者⽔平有限,不⾜之处欢迎指正交流。
附加:
千兆以太⽹pcb布线规则
以太⽹PHY需要通过以太⽹,RJ45接⼝与外部设备进⾏连接,PHY与以太⽹变压器之间的接⼝称为MDI接⼝,也就是介质相关接⼝(这与MII是相对的)。百兆以太⽹模式下,MDI是2对差分线,千兆模式下是4对差分线。在部分PHY芯⽚的Datasheet或者应⽤⼿册中会给出
MII/RMM/GMII/RGMII接⼝,MDI接⼝的等长规则,但是很少有⼚家提到以太⽹变压器与RJ45之间的差分对等长规则。
在早期的产品设计中,⽆需特殊关照,RJ45与以太⽹变压器之间的差分对长度彼此相差不多,但是在近期的⼏款产品设计中,需要进⾏以太⽹防浪涌设计,导致差分对长度相差很多。由于对这部分等长
规则不确定,也没有相应的资料可供参考,本⼈尝试过等长与不等长两种情况。
RJ45–以太⽹变压器差分对等长
下图中的PCb⾛线,如果左侧的差分对不进⾏蛇形⾛线,那么这两条差分线长度会相差很多。于是,为了不出问题,本⼈故意使两对差分线长度⼀致。细⼼的读者可能已经发现了,⾛线上出现了过孔,这是千兆以太⽹PCB⾛线的⼤忌之⼀,但是⾯对贴装的RJ45接⼝,就只能这样了。
RJ45–以太⽹变压器差分对不等长
再看下⾯的这张图,很容易看出,以太⽹变压器与RJ45之间的4对差分线⼀定不等长,当然,差分对内的两条线还是做了等长处理。
以上的两个案例都是本⼈亲⾃设计的,使⽤iperf进⾏以太⽹吞吐量测试(我没有条件使⽤SmartBits),结果如下:
Item CPU内核CPU占⽤率吞吐量
分布式存储数据保护
等长MIPS 74Kc99%340Mbpsshenh
不等长PowerPC e50036.5%940Mbps
可想⽽知,如果不是受到CPU处理能⼒的影响,RJ45–以太⽹变压器之间的差分对等长与否不影响实际的吞吐量。当然,从这个表格中,可以明显看出PowerPC超强的⽹络处理能⼒,36.5%的CPU占⽤率只⽤到了⼀个核,另外⼀个核完全空闲。
今天在论坛上看了⼀下,⽐较靠谱的说法是这样的:
这4对MDI信号不需要做等长处理。为保险起见需要确认你的PHY是否具有差分对之间数据的⾃动对齐功能,以及PHY的FIFO有多深。
现在基本上可以确定,RJ45与以太⽹变压器之间的差分对不需要做等长处理。

本文发布于:2024-09-22 20:32:31,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/1/98789.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:差分   变压器   布局   电容   布线
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议