Vol. 55 No. 5May 2021
第55卷第5期
2021年5月
西安交通大学学报JOURNAL OF XI'AN JIAOTONG UNIVERSITY
寄生电
李致铭，兰哲冲，金楷越，张杰，张鸿
(西安交通大学微电子学院,710049，西安)
摘要：针对芯片制造和应用环境引入的大寄生电容严重降低飞法级电容传感器读出电路输出动态 范围的问题，提出了一种带有自动增益控制的电容传感器全差分读出电路。该电路采用基于开关
电容电路实现电容电压转换，利用带3位自动增益控制的全差分放大器放大传感器信号并自适应 地抑制大寄生电容产生的电压；放大器输出的差分电压信号由一个12位逐次逼近型模数转换器转 换为数字量并输出％该电路采用0. 18 #m CMOS 工艺设计实现，电源电压为3. 3 V 。仿真结果表
明，该电路的电容检测范围大于1 pF，检测精度小于1 fF，能容忍的寄生电容范围为2〜10 pF，单 次测量时间为1. 2 ms 。该电路的功耗为1. 8 mW ，版图面积为1. 2 mmX 0.89 mm，可应用在电容
型触摸屏和微型加速度计等设备中以提高电容测量的精度。
关键词：电容传感器；寄生电容；读出电路；自动增益控制；逐次逼近型模数转换器；电容电压转换
中图分类号：TN432文献标志码：A
DOI ： 10. 7652/xjtuxb202105017 文章编号：0253-987X(2021)05-0154-08
OSID 码
A Readout Circuit for Femtofarad-Level Capacitive Sensors with
Parasitic Capacitance Suppression
LIZhiming , LAN Zhechon g , JIN Kaiyue , ZHANG Jie , ZHANG Hon g
(School of Microelectronics , Xf an Jiaotong University , Xi'an 710049 , China)
Abstract : In order to resolve the problem that the dynamic range of the readout circuit for femto-
levelcapacitivesensorsisseverelydecreasedbytherelativelylargeparasiticcapacitancecausedby chipfabrication process and application environment &this paper proposes a fu l y di f erential
readout circuit for capacitive sensors with automatic gain control. A switched capacitor sensing
circuitisemployedtorealizecapacitance-voltageconversionandafu l ydi f erentialamplifierwith 3-bitautomatic gain controlis then adopted to amplify the sensor signal while adaptively suppressingthe voltage generated by the large parasiticcapacitance.The di f erentialoutput voltageoftheamplifierisconvertedintodigitaloutputbya12-bitsuccessiveapproximation AD
converter. This circuit is designed by 0. 18 #m CMOS technology with 3. 3 V power supply.
Simulationresultsshowthattheproposedreadoutcircuitachievesdetectionrangelargerthan1 pF , detection accuracy less than 1 fF , parasitic capacitance tolerance range of 2一10 pF , and measurementtimeof1.2 ms.Thecircuithas1.8 mW powerconsumptionand1.2 mmX0.89
mmsiliconarea &andcan beappliedinapplicationssuchascapacitivetouchscreensand mini-收稿日期：2020-1027" 作者简介：李致铭(1997-)，男，硕士生；张鸿(通信作者)，男，教授，博士生导师。
基金项目：
国家自然科学基金资助项目(61974118,62004156)；模拟集成电路重点实验室基金资助项= (6142802180105)
网络出版时间：2021-02-10
网络出版地址：http ：〃kns. cnki. net/kc J s/detail/61. 1069. T. 20210210. 1420. 007. html
第5期李致铭，等：寄生电容自适应抑制的飞法级电容传感器读岀电路155
accelerators to improve the measurement accuracy.
Keywords:capacitive sensor；parasitic capacitance；readout circuit；automatic gain control；
successive approximation AD converter；capacitance-voltage conversion 电容传感器具有高灵敏度和易于集成的优势，
广泛应用在触摸屏、加速度计、指纹识别及声音识别等领域。物联网和可穿戴设备等应用系统对电容传感器集成度要求推动传感器工艺尺寸不断缩减至微米(10-6m)量级，这使得传感器的电容变化量随着工艺尺寸缩减至飞法(10—15F)量级。传感器应用环境中的键合线、焊盘、印制电路板(PCB)与静电防护器件带来的寄生电容通常达到皮法(10—12F)量级。在此情况下，大寄生电容上产生的寄生电荷可以轻易干扰甚至吞没传感器电容上的信号电荷，从而严重限制了电容传感器读出电路的信号处理范围和精度
*词。
传统的电容传感器读出电路通常采用周期调制方式刀或双斜坡变换方式
*9+。前者将传感器的电容变化量转换为方波信号周期的变化量，再用时间数字转换器(TDC)得到数字输出；后者通过积分实现电容-电压(C-V)转换，再通过模数转换器(ADC)得到数字输出。这两种方案都需要在片上集成额外的固定电容来抵消寄生电容的影响，难以适应不同应用场景寄生电容可能出现较
大变化的情况。为了在不同寄生电容情况下实现精确的电容测量，文献*0］采用了可变的参考电容C ref阵列，并用ADC 的输出结果反馈选择不同大小C ref来适应寄生电容的变化。这种方案本质上也是采用自动增益控制的思想，但其整体结构的反馈必然大大降低读出电路的转换速度。
本文提出了一种基于开关电容C-V转换且带有自动增益控制的全差分电容传感器读出电路。通过设置合理的开关频率，开关电容C-V转换电路可以实现比传统方案更宽的电容测量范围，而全差分结构能抑制寄生电容对电容测量的影响。电路中设带有3位ADC的自动增益控制放大器，以自适应地调整不同寄生情况下有用信号的放大倍数，提高整个读出电路的动态范围。放大器的输出由一个带动态元件匹配(DEM)的12位逐次逼近(SAR)ADC 量化。为了抑制噪声的影响，在数字后端采用了对多次转换结果进行平均的降噪方法。所提出的读出2〜10pF寄生容，能实1fF测量精度，单次测量时间为1.2ms，总功耗为1.8mW。1读岀电路结构和原理
本文提出的飞法级电容传感器读出电路主要包括开关电容C-V转换前端、带自动增益控制的放大器、SAR ADC等模块，其整体电路拓扑结构如图1所示。由图可见，电路中包含两路相同的C-V转换电路，其中一路接电容传感器，另一路空置。通过匹配性设计保证两路具有相同的结构，从而具有相同的寄生电容。两个C-V转换电路将寄生电容与传感器电容一起转换成电压信号，再通过全差分的可变增益放大器将两路的差值电压放大。在两路完全匹配的情况下，这种结构可实现寄生电容的完全抑制。实际情况下，即使两路存在其他环境因素带来的失配，也可以通过两步测量法轻易地消除寄生电
容的影响。在该结构中，若应用场景使寄生电容发生变化，则C-V输出的有用电压与总电压的比值将发生大的变化。若采用固定的放大倍数，则难以适应大的寄生电容变化范围。为了解决该问题，本文利用3位的SAR ADC对参考通路的电压进行量化，利用量化结果选择放大器的档位，以合理的倍数对信号进行放大，从而自动适应寄生电容的变化。可变增益放大器的输出由12位的SAR ADC进行量化。一次测量中进行多次采样和量化，并对结果取平均值，从而显著降低电路和环境中噪声的影响。
1.1前端开关电容C-V转换电路
本文的C-V转换电路基于开关电容周期性充放电可等效为电阻的基本原理来实现
*1+。将一个一定值的参考电流l册s流入开关电容结构，即可将
c t
C M一待测电容；c para—寄生电容;
人“一寄生电容产生的电压；
G—待测电容与寄生电容并联值。
数
字
平
均
降
噪
处
理
图1整体电路拓扑结构
Fig.1Systemarchitecture
http："zkxb.xjtu.edu.
cn
156
西安交通大学学报第55卷
电容转换为电压,C-V 转换电路前端基本原理如图
2所示。
图2 C-V 转换电路前端基本原理图Fig.2 SchematicoffrontendC-Vconverter
可以证明，当周期为/s 的两相不交叠时钟CK 1
和CK 2控制电流I b IAS 对寄生电容C p ”a 与待测电容
C g 之和C s 进行充电和放电时，其平均电荷消耗与 时间的关系可以用一个电阻K s 来等效
(1)
2)
整个结构的平均输出电压可以表示为
V = “AS
K s
C
s
式(2)表明，等效电阻与电容和控制时钟的频率 积成反比。可以用一个高精度的电流对该开关电容
进 ， 通 生 压大 ， 测 容和
寄生电容之和进行测量转换。本文中，电流源采用
片上的基准电路实现*2+。同时为了稳定转出的电 压，需要一个片外的大电容C m 。』来滤除纹波。
式(1)还表明该电路具有可配置性强的特点，通 过适当改变时钟的频率以及电流源的大小，即可用
于具有不同总电容的应用场景，使输出电压保持在 后续电路能处理的合理范围。
1.2全差分寄生电容抑制电路
寄生 容 大 景 ， 测 容 C test
的值相对于C p ”a 过/J 、，C g 引起的电压变化仅是叠 加在寄生电容产生的电压V j O d 上的一个微小电压。
以典型电路参数为例，若寄生电容为10 pF，时钟频
率为20 MH z ,I BIA s 为40 #A，则可算出仅寄生电容 输出的电压为0. 2V 。被测电容1 fF 的输出电压变
化仅约为20微伏(10一5 V)量级，也就是说有用的电 容信号完全淹没在寄生电容产生的电压中。如果直
接测量，在1. 8 V 的供电下，需要ADC 位数达到20
位以上才能分辨1 fF 电容的电压变化，这大大增加 了 ADC 的设计难度和整体电路开销。为了解决这 一问题，通常的做法是对信号进行放大。然而，不同 的应用环境寄生电容可能产生较大的变化。例如，
基于上述例子的参数，寄生电容2〜10 pF 的变化对
应直流电压V m°d 的变化范围为0. 2〜1. 0V 。若直
接对信号进行放大，必然受到电源电压的限制。如
果降低I 册s 或增大/s ，又会严重衰减信号。因此, 如何消除寄生电容引起的直流电压的影响是飞法级 高精度电容传感器读出电路设计的难点。
针对这一问题，本文提出了如图3所示的全差
分放大结构处理C-V 转换得到的差值放大信号，并
且通过开关电容运算来抵消寄生电容产生的共模电
压。图中的V in 为主通路寄生电容与待测电容产生 的电压;V cm 为运放的共模电压；V op 和V on 分别为
运放的正负输出电压；刃1与1为可变增益放大器 的控制时钟；C c 与G 分别为输入电容与反馈电容。 本设计设置了一路完全对称的空载通路作为对照,
其寄生电容与主通路一致。相同条件下空载通道充
生 压即 于主通 寄生 容 生
电压。这一对电压由全差分可变增益放大器处理
后，输出的差值就是放大后的传感器电压。如图3 所示，在字为高的相位,V in 与V j 。』对C ］进行充电,
放正负输入 容 荷 别为
Q P1 — (V m O d — V cM )C ］
(3)
Q
n 1 — (
V IN + V mod — V CM )C c
(4)
在化为高的相位，电容阵列C ］的左极板复位为
V m 。』。电荷分享完成后，运放输入节点虚短，且电压
为V -，可得运放输入节点电荷为
Q P2 — (V m 。』—V x )C c + (V x — V on )G
(5)
Q
n 2
— (V j O d
— V x )C c + ( V x — V op )G (6)由电荷守｝即Q p1
= Q p 2，Q n 1 = Q n
2，可得到输出电
压与
输入 压 比值为
V O N — V O P C ］
5、
= c ；
⑺
由上述推导可以看出，寄生电容产生的电压
V j 。』被完全消除了，同时放大增益由C ］与C f 的比
值确定，可以设计得很准确。本设计中，近40倍的
增益就能够将20微伏(10-5 V)量级的信号放大到
开关电容C-V 转换 可变增益放大器
图3全差分放大结构
Fig.3 Fu l ydi f erentialamplifiercircuit
http ： "zkxb. xjtu. edu.
cn
第5期李致铭，等：寄生电容自适应抑制的飞法级电容传感器读出电路157
0. 5 mV 以上，因此后端用一个12位的SAR ADC 即可进行量化。该设计的优势在于可以通过差分运算消除寄生 电容的影响，从而大大提升读出电路对寄生电容的 容忍能力，同时有效利用较低的工作电压范围。另 外，全差分结构设计相对于单端C-V 电路，能更好 地抑制其他共模干扰"
1.3自动增益控制
虽然上述的全差分电路能够消除寄生电容产生 的共模电压，但是不同寄生电容条件下有用信号
V lN 的值与寄生电容有关
由式（8）可以看出，当寄生电容较大的时候，电
容变化引起的电压变化更小，因此对不同寄生电容
情况下，增益的处理是不同的。本文设计了 一个自
动增益控制方案，通过检测V m°d 的大小来选择放大 器的放大倍数，从而能在寄生电容不同的情况下，自 适应地将传感器电压放大到合适的输出范围。为了
能自适应地选取增益档位，本文采用如图4所示的
自动增益控制电路实现档位自适应控制，该支路包 括一个简单的3位ADC 与相应的译码电路。图中 的C c 由电容阵列C 。〜C 4实现，并由开关S o -S 3进 行控制-
开关电容
带有自动增益控制的可变增益放大器
■|厂
图4自动增益控制的实现电路Fig. 4 Automatic gain control circuit
］
祷繭控制开关 一逻辑
AB 类运算
放大器
考虑到功耗和转换速度的要求，3位ADC 选择
SARADC 结构来实现。由分析可知，寄生电容在2
〜10pF 时， 测 输出 压 为
0.2〜1.0V ， SAR ADC
0.2〜1.0V 输
入信号时可以产生8个码值的变化。通过这8个不
量 码值 5 个 增 位，
2〜10pF 寄生 容 1fF 〜1pF 容 测
量需求。
上述
和功 实 了自适 增
益控制，并且由于是开环结构，相对于文献*0］具有
测量时间短的优势。
1.4信号范围映射电路
通过前面的推导，由式（7）可知该前端输出的信 号始终有V on 大于V op ，为了有效利用全差分ADC 的动态范围，并且降低对ADC 的性能要求，本文设
计了一个信号映射电路*3］，将V on —V op 变为双极 性信号，从而有效利用ADC 的转换范围。信号映 射电路的结构如图5所示。
图5信号映射电路的结构
Fig.5 SignalmappingGirGuit
可以看出，V op 和V on 通过4个开关在不交叠时 钟信号的控制下传递到C l 1和C l 2的左极板。在
CK1和CK2两个相位，C l 1和C l 3以及C l 2和C l 4保
持电荷守恒。因此，如果C l 1〜C l 4具有相等的值，则
可以得出CK2时的差分和共模输出分别为
V o ut ，diff
V h
— V l
- （V on - V op ） - V
cm ］⑼
V o Ut ，m - （V h + V l ）/2 - V cm
1（9为了让V on 与V op
在转换过程中保持稳定，信
号映射电路的时钟CK1与CK2的频率快于可变增
益放大器的工作频率，在理为高的相位实现信号映 射。ADC 在CK2相位对信号进行采样和量化，即 可得到电容测量结果。
1. 5 基于DEM 校准算法的12位SAR ADC
为了降低功耗并缩短转换时间，本文选择SAR
ADC 来对前端的输出电压进行模数转换。ADC 的
设计精度为12位，采样时钟为200 kHz 。
为了尽可能地降低ADC 中电容阵列失配产生
的误差，本文采用了 DEM 校准的技术对电容失配 进行补偿。该结构将传统的3位二进制权重电容阵
列转化成如图6所示的7位温度计编码的单位电容 阵列，并用基于交换原则的DEM 校正算法来选择 相应的电容*4也。采用DEM 算法可提高ADC 的无
失真动态范围（S fdr ），进而提高ADC 的有效精度。
http ： "zkxb. xjtu. edu.
cn
158
西安交通大学学报第55卷
图6 DEM 的电容映射示意图
Fig.6 CapacitormappingdiagramoftheDEM method
整个SAR ADC 的基本电路结构如图7所示, 数模转换器（DAC ）阵列采 容复 切换策 略
*617+，这种切换策略能复 容阵列，从而 、电
容减小一半。采 采 压自 ，以提高
N t — N KTC + N ipZ + （严）
（10）
PGA /
其中ADC 的噪声由可变增益放大器的放大倍数进
。
寄生电容为2 pF 时，提供增益的
电容（C Q 大小为32 pF ，对于 容 ，kT/C 噪声均方电压为11.4 #V 。
算放大 效输入
真 图
9所示。噪声在200 kHz 处为273.24 aW/Hz （假设
以1 Q 电阻为负载），对测量的影响非常小。ADC
的噪声经 增益放大器放大倍数 ，可以
忽略不记。
SAR ADC 的线性度和信噪比。
DEMft 准
V
r cm O 亠
Nf —<
SAR
逻辑
低九位量化结果 ’ ° V
2]_ cm
7位温度计码
图7 本设计SAR ADC 基本电路结构图Fig.7 SAR ADCstructureintheproposedcircuit
频率/Hz
图9等效输入噪声频谱仿真结果
Fig. 9 Input-referred noise spectrum
在输入信号为3. 3 kHz 的正弦输入信号的条件 下,ADC 输出的动态频谱图如图8所示，从频谱图可
以计算得到，ADC 的信噪失真比（S ndr ）为70. 82 dB,
S fdr 为87. 55 dB，有效位数E nob 为11 47位。
m p \
迴S o o o o o O
2 4 6 8 0- - - - 1相对于Sigma-Delta ADC 过采样方案，SAR
ADC 的缺点在于容易受到噪声以及采样时刻各种
。为了进一步
及其他干扰对
测量精度
，本文 采
次测量求平均
值的方法，能够显著地降低噪声和干扰的影响。
3仿真结果
本文的读出电路采用0. 18 #m CMOS 工艺设
计，整体版图结构如图10所示，核心电路面积为
1. 2 mmX 0. 89 mm 。整个电路采用3. 3 V 供电，内
2
图8输入信号为3. 3 kHz 、采样频率为200 kHz 时
ADC 的动态频谱
Fig.8 ADCoutputspectrumfor3.3kHzsinusoid
inputsignalat200kHzsamplingrate
所设计的读出电路的等效输入噪声主要由前端
电路的KT/C 噪声、运放噪声以及ADC 产生的量
3
，& 式如下
...
■IS
图 1# 版 图
Fig.1# Layoutstructure
http ： "zkxb. xjtu. edu.
cn
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议