一种芯片封装及其制作方法

1.本发明涉及集成电路技术领域，尤其涉及的是一种芯片封装及其制作方法。

背景技术：

2.芯片与基板互连封装技术是电路集成的关键所在。在电子器件中，芯片与基板互联除了对芯片进行固定，提供机械保护之外，还起着为芯片提供电气连接以及散热通道的作用。随着以sic(碳化硅)为代表的宽禁带半导体快速发展，大功率器件已经被广泛地应用于新能源汽车、动车、电站等多个领域。这使得这些大功率器件需要在更高的温度、更大的电流密度等更加苛刻的环境下进行服役。因此对于功率器件的可靠性提出了更高的要求。而传统的芯片-基板互联方式，如导电胶，焊锡膏等已经无法满足大功率器件的使用要求。
3.因此，现有技术还有待于改进和发展。

技术实现要素：

4.鉴于上述现有技术的不足，本发明的目的在于提供一种芯片封装及其制作方法，以解决芯片与基板互连采用传统的芯片-基板互联方式无法满足大功率器件的使用要求的问题。
5.本发明的技术方案如下：
6.一种芯片封装，其包括：
7.基板；
8.芯片，设置在所述基板上；
9.连接层，连接在所述基板与所述芯片之间；其中，所述连接层包括碳纳米管束框架以及填充于所述碳纳米管束框架内的微纳米金属。
10.本发明的进一步设置，所述碳纳米管束框架包括：第一碳纳米管束与第二碳纳米管束；
11.所述第一碳纳米管束间隔设置在所述基板上；
12.所述第二碳纳米管束间隔设置在所述芯片上；
13.所述第二碳纳米管束插入所述第一碳纳米管束之间的间隙中以形成所述碳纳米管束框架。
14.本发明的进一步设置，所述芯片包括：第一金属镀层；所述第一金属镀层设置在所述芯片的表面上。
15.本发明的进一步设置，所述芯片还包括：第一催化层；所述第一催化层设置在所述第一金属镀层上；
16.其中，所述第一碳纳米管束间隔设置在所述第一催化层上。
17.本发明的进一步设置，所述基板包括：第二金属镀层；所述第二金属镀层设置在所述基板的表面上。
18.本发明的进一步设置，所述基板还包括：第二催化层；所述第二催化层设置在所述
第二金属镀层上；
19.其中，所述第二碳纳米管束间隔设置在所述第二催化层上。
20.本发明的进一步设置，所述微纳米金属为微纳米金、微纳米银或微纳米铜中的一种；所述微纳米金属的形状为颗粒状、块体状或片状。
21.本发明的进一步设置，所述微纳米金属的为颗粒状，所述微纳米金属的尺寸为5-5000纳米。
22.基于同样的发明构思，本发明还提供了一种应用于上述所述的芯片封装的芯片封装制作方法，其包括：
23.提供基板与芯片；
24.在所述基板与所述芯片之间制备碳纳米管束框架；
25.基于毛细作用将微纳米金属烧结膏体填充至所述碳纳米管束框架内；
26.将多余的微纳米金属烧结膏体去除后进行加热处理以使微纳米金属连接在所述芯片与所述基板之间。
27.本发明的进一步设置，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤包括：
28.采用含碳气体在所述基板的表面自下而上定向形成若干间隔分布的第一碳纳米管束，并采用含碳气体在所述芯片的表面自下而上定向形成若干间隔分布的第二碳纳米管束；
29.将所述基板与所述芯片连接在一起，以使第二碳纳米管束插入所述第一碳纳米管束的间隙中，并形成碳纳米管束框架。
30.本发明的进一步设置，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤之前还包括：
31.分别在所述基板的顶面以及所述芯片的底面进行金属化镀层处理，以在所述基板的顶面形成第一金属镀层，在所述芯片的底面形成第二金属镀层。
32.本发明的进一步设置，所述芯片封装制作方法还包括：
33.采用催化剂并通过沉积的方式在所述第一金属镀层上形成第一催化层，并在所述第二金属镀层上形成第二催化层。
34.本发明的进一步设置，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤之后还包括：
35.将连接碳纳米管束框架之后的所述基板与所述芯片置于真空腔体内或置于具有还原性气体的腔体内；
36.本发明的进一步设置，所述将多余的微纳米金属烧结膏体去除后进行加热处理以使微纳米金属连接在所述芯片与所述基板之间的步骤之后还包括：
37.对废气进行排放处理。
38.本发明所提供的一种芯片封装及其制作方法，芯片封装包括：基板；芯片，设置在所述基板上；连接层，连接在所述基板与所述芯片之间；其中，所述连接层包括碳纳米管束框架以及填充于所述碳纳米管束框架内的微纳米金属。本发明通过采用碳纳米管束框架与微纳米金属构成的连接层来连接芯片与基板，能够保证芯片与基板之间连接强度，且能够满足芯片与基板之间的互连区域的导电导热性要求，从而能够满足大功率器件在更高的温
度、更大的电流密度等更加苛刻的环境下进行服役，提高了大功率器件的可靠性。
附图说明
39.为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
40.图1是本发明中芯片封装的整体结构示意图。
41.图2是本发明中芯片与基板的连接示意图。
42.图3是本发明中碳纳米管束框架填充纳米铜膏体之前的示意图。
43.图4是本发明中碳纳米管束框架填充纳米铜膏体之后的示意图。
44.图5是本发明中芯片的局部结构示意图1。
45.图6是本发明中基板的结构示意图1。
46.图7是本发明中芯片的局部结构示意图2。
47.图8是本发明中基板的局部结构示意图2。
48.图9是本发明中第二碳纳米管束的结构示意图。
49.图10是本发明中第一碳纳米管束的结构示意图。
50.图11是本发明中芯片封装制作方法的流程示意图。
51.图12是本发明芯片封装制作方法中在第二金属镀层上形成第二催化层的示意图。
52.图13是本发明芯片封装制作方法中在第二催化层上形成第二碳纳米管束的示意图。
53.图14是本发明芯片封装制作方法中芯片与基板连接后置于真空操作台的示意图。
54.图15是本发明芯片封装制作方法中将铜纳米烧结膏体填充入碳纳米管束框架的示意图。
55.图16是本发明芯片封装制作方法中将铜纳米烧结膏体填充入碳纳米管束框架之后的示意图。
56.图17是本发明芯片封装制作方法中对填充入碳纳米管束框架的铜纳米烧结膏体进行加热的示意图。
57.附图中各标记：100、基板；110、第二金属镀层；120、第二催化层；200、芯片；210、第一金属镀层；220、第一催化层；300、连接层；310、碳纳米管束框架；311、第一碳纳米管束；312、第二碳纳米管束；320、微纳米金属膏体；400、掩模版；500、真空操作台。
具体实施方式
58.本发明提供一种芯片封装及其制作方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
59.在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或
者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
60.应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
61.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
62.另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
63.传统的芯片-基板互联方式，如导电胶，焊锡膏等已经无法满足大功率器件的使用要求。基于环保以及技术的双重要求，金属纳米颗粒烧结技术由于具有低温互联高温服役的优点受到了广泛关注。然而金属纳米颗粒烧结技术仍然存在缺陷，例如，银纳米颗粒烧结技术体系目前虽然比较完善，但由于金属银高成本、电迁移、热膨胀系数失配等问题，无法广泛使用。而将纳米银替换成纳米铜虽然能够在保证互联区域具与纳米银相当的导电导热性，还能够在降低成本同时提高芯片-基板互连的强度，但由于纳米铜具有易氧化性，导致烧结部分会出现氧化现象从而影响芯片-基板的导电导热性。
64.请同时参阅图1至图10，本发明提供了一种芯片封装的较佳实施例。
65.如图1至图4所示，本发明提供的一种芯片封装，其包括：基板100、芯片200与连接层300；所述芯片200设置在所述基板100上；所述连接层300连接在所述基板100与所述芯片200之间；其中，所述连接层300包括碳纳米管束框架310以及填充于所述碳纳米管束框架310内的微纳米金属。
66.具体地，碳纳米管束具有极高的导电导热性，本发明在芯片200与基板100互连封装时，通过采用碳纳米管束框架310与微纳米金属构成的连接层300(将微纳米金属膏体320填充至碳纳米管束框架310并加热后可得到互连的微纳米金属)来连接芯片200与基板100，将碳纳米管束与微纳米金属烧结技术相结合能够极大地弥补微纳米金属因成本高、电迁移、热膨胀系数失配以及氧化导致的导电导热性能缺失等问题，且微纳米金属能够加强芯片200与基板100之间的连接强度，从而能够保证芯片200与基板100之间连接强度，且能够满足芯片200与基板100之间的互连区域的导电导热性要求，使得制成的功率器件的封装可靠性与电气性能得到极大改善，能够满足大功率器件在更高的温度、更大的电流密度等更加苛刻的环境下进行服役，提高了大功率器件的可靠性。
67.请参阅图2、图9与图10，在一些实施例中，所述碳纳米管束框架310包括：第一碳纳米管束311与第二碳纳米管束312；所述第一碳纳米管束311间隔设置在所述基板100上；所
述第二碳纳米管束312间隔设置在所述芯片200上；所述第二碳纳米管束312插入所述第一碳纳米管束311之间的间隙中以形成所述碳纳米管束框架310。
68.具体地，采用含碳气体(例如二氧化碳)自下而上的在所述基板100的顶面形成呈高密度分布的第一碳纳米管束311，并采用同样的工艺在所述芯片200的底面形成呈高密度分布的第二碳纳米管束312。在所述第一碳纳米管束311与所述基板100形成有效连接，以及所述第二碳纳米管束312与所述芯片200形成有效连接之后，其后通过倒装键合技术，在外力的作用下将所述芯片200与所述基板100连接在一起，以使所述第二碳纳米管束312插入至所述第一碳纳米管束311的间隙中，在范德华力的作用下形成连接，从而构成所述碳纳米管束框架310。
69.请参阅图1、图5与图10，在一个实施例的进一步地实施方式中，所述芯片200包括：第一金属镀层210；所述第一金属镀层210设置在所述芯片200的表面上。
70.具体地，因所述连接层300与所述芯片200的材料不是同一材料，使得材料之间会存在金属差异，在加工或服役过程中会导致裂开等缺陷。在所述芯片200上形成第二碳纳米管束312之前，首先在所述芯片200的底面进行金属化处理以得到第一金属镀层210，以适配连接层300或者基板100的金属材料有利于减少加工过程中的失败率，且在一些情况下还可以减少加工难度，提高电器器件的可靠性、散热性以及导电性。在一些实施例中，所述第一金属镀层210可以是铜金属镀层、银金属镀层、金金属镀层等。
71.请结合图6、图9与图10，进一步地，所述芯片200还包括：第一催化层220；所述第一催化层220设置在所述第一金属镀层210上；其中，所述第一碳纳米管束311间隔设置在所述第一催化层220上。
72.具体地，采用钴(co)或四氧化三钴(co3o4)作为催化剂通过沉积的方式在所述第一金属镀层210上形成第一催化层220，其后再在所述第一催化层220上形成所述第二碳纳米管束312，可以使第二碳纳米管束312沿着芯片200的垂直方向向上生长，使得第二碳纳米管束生长可控，不会产生无定型碳或对基体造成缺陷。
73.请参阅图1、图7与图9，在一个实施例的进一步地实施方式中，所述基板100包括：第二金属镀层110；所述第二金属镀层110设置在所述基板100的表面上。
74.具体地，因所述连接层300与所述基板100的材料不是同一材料，使得材料之间会存在金属差异，在加工或服役过程中会导致裂开等缺陷。在所述基板100上形成第一碳纳米管束311之前，首先在所述基板100的顶面进行金属化处理以得到第二金属镀层110，以适配连接层300或者芯片200的金属材料有利于减少加工过程中的失败率，且在在一些情况下还可以减少加工难度，提高电器器件的可靠性、散热性以及导电性。在一些实施例中，所述第二金属镀层110可以是铜金属镀层、银金属镀层、金金属镀层等。
75.请结合图8、图9与图10，进一步地，所述基板100还包括：第二催化层120；所述第二催化层120设置在所述第二金属镀层110上；其中，所述第二碳纳米管束312间隔设置在所述第二催化层120上。
76.具体地，采用钴(co)或四氧化三钴(co3o4)作为催化剂通过沉积的方式在所述第二金属镀层110上形成第二催化层120，其后再在所述第二催化层120上形成所述第一碳纳米管束311，可以使第一碳纳米管束311沿着基板100的垂直方向向上生长，可以使得第一碳纳米管束生长可控，不会产生无定型碳或对基体造成缺陷。
77.在一些实施例中，所述微纳米金属可以是但不限于是微纳米金、微纳米银或微纳米铜中的一种，还可以是微纳米镍、微纳米钛，或者上述金属的二元、三元合金以及包覆结构。
78.所述微纳米金属的形状为颗粒状、块体状或片状。当所述微纳米金属为颗粒状时，所述微纳米金属尺寸为5-5000纳米，例如，5nm，100nm,5000nm等。需要说明的是，填充的微纳米金属颗粒可以是微米金属与纳米金属的混颗粒。
79.在一种实现方式中，所述微纳米金属可以采用微纳米铜，因微纳米铜的成本较低，且能够加强基板100与芯片200之间的连接强度，即使微纳米铜因烧结后会出现氧化现象影响导电导热性，但碳纳米管束可以弥补这一缺陷。
80.请参阅图10，在一些实施例中，本发明还提供了一种应用于上述所述的芯片封装的芯片封装制作方法，其包括步骤：
81.s100、提供基板与芯片；
82.s200、在所述基板与所述芯片之间制备碳纳米管束框架；
83.s300、基于毛细作用将微纳米金属烧结膏体填充至所述碳纳米管束框架内；
84.具体地，在所述芯片与所述基板通过所述碳纳米管束框架连接之后，所述碳纳米管束框架在竖直方向上具有良好的连接强度，但在水平方向上的连接强度无法得到保证，因而通过在所述碳纳米管束框架的一侧将流体状的微纳米金属烧结膏填充至所述碳纳米管束框架内，在毛细作用下，微纳米金属烧结膏能够将整个碳纳米管束框架的间隙填充满，以加强连接层对芯片与基板之间的连接强度。其中，通过利用毛细作用对微纳米金属烧结膏体进行填充，在不需要额外印刷设备的情况下，可以减少繁琐的工艺流程。
85.s400、将多余的微纳米金属烧结膏体去除后进行加热处理以使微纳米金属连接在所述芯片与所述基板之间。
86.具体地，因常温下的微纳米金属在膏体中有机物的包裹下是弥散或分散的，只有达到一定温度后，这些有机溶剂挥发或消失才能够使得微纳米金属形成互联。在将多余的微纳米金属膏体去除后通过压头与底座对连接后的基板与芯片进行加热处理，待微纳米金属形成互联之后，那么即完成了所述芯片与基板之间的连接，如图17所示。
87.在上述方法中，在芯片与基板互连封装时，通过采用碳纳米管束框架与微纳米金属构成的连接层来连接芯片与基板，极大地弥补微纳米金属因成本高、电迁移、热膨胀系数失配以及氧化导致的导电导热性能缺失等问题，且微纳米金属能够加强芯片200与基板100之间的连接强度，从而能够保证芯片与基板之间连接强度，且能够满足芯片与基板之间的互连区域的导电导热性要求，使得制成的功率器件的封装可靠性与电气性能得到极大改善。
88.在一种实现方式中，所述微纳米金属烧结膏体可以是微纳米铜烧结膏体。
89.在一些实施例中，步骤s200包括步骤：
90.s210、采用含碳气体在所述基板的表面自下而上定向形成若干间隔分布的第一碳纳米管束，并采用含碳气体在所述芯片的表面自下而上定向形成若干间隔分布的第二碳纳米管束；
91.s220、将所述基板与所述芯片连接在一起，以使第二碳纳米管束插入所述第一碳纳米管束的间隙中，并形成碳纳米管束框架；
92.具体地，在所述第一碳纳米管束与所述基板形成有效连接之后，以及所述第二碳纳米管束与所述芯片形成有效连接之后，采用倒装键合技术，在外力作用下将所述芯片与所述基板连接在一起，即将所述第二碳纳米管束插入至所述第一碳纳米管束间的间隙中，以形成高密度的碳纳米管束框架。因所述芯片是采用倒装技术与基板进行连接的，可以适用于大规模的生产。
93.请参阅图12与图13，并结合图5与图6，在一些实施例中，步骤s200之前还包括步骤：
94.s110、分别在所述基板的顶面以及所述芯片的底面进行金属化镀层处理，以在所述基板的顶面形成第一金属镀层，在所述芯片的底面形成第二金属镀层。
95.s120、采用催化剂并通过沉积的方式在所述第一金属镀层上形成第一催化层，并在所述第二金属镀层上形成第二催化层。
96.具体地，因所述连接层与所述芯片的材料不是同一材料，使得材料之间会存在金属差异，在加工或服役过程中会导致裂开等缺陷。在所述芯片及所述基板上形成碳纳米管束之前，首先在所述芯片的底面以及所述基板的顶面进行金属化处理以得到金属镀层，以适配连接层的金属材料有利于减少加工过程中的失败率，且在在一些情况下还可以减少加工难度，提高电器器件的可靠性、散热性以及导电性。在一些实施例中，金属镀层可以是铜金属镀层、银金属镀层、金金属镀层等。
97.需要说明的是，在所述基板上进行金属化镀层时，需要使用掩模400进行定位，使得所述基板上形成的第二金属镀层的面积大小与所述芯片上形成的第一金属镀层的面积大小相对应，在芯片封装流程完成之后，需要将掩模板400去除。
98.另外，因碳纳米管束的导电导热特性具有各向异性的特点，若采用高能辐照、薄膜卷腹、超声振动等方式形成碳纳米管束的取向杂乱，难以进行定向生产，且以上述方式植入的碳纳米管束不仅成本较高，存在较大的几率生成无定型碳对芯片以及基板造成损伤。本发明采用气相沉积工艺，采用钴(co)或四氧化三钴(co3o4)作为催化剂通过沉积的方式在所述第一金属镀层上形成第一催化层，在第二金属镀层上形成第二催化层，其后将含碳气体自下而上的在所述芯片的底面以及所述基板的顶面分别形成第二碳纳米管束与第一碳纳米管束，可以使第一碳纳米管束沿着的芯片垂直方向向上生长，第二碳纳米管束沿着基板的垂直方向生长，使得碳纳米管束生长可控，从而使得后续第一碳纳米管束与第二碳纳米管束能够定向连接，不会产生无定型碳或对基体造成缺陷。
99.请参阅图14至图16，在一些实施例中，步骤s200之后还包括步骤：
100.s230、将连接碳纳米管束框架之后的所述基板与所述芯片置于真空腔体内或置于具有还原性气体的腔体内；
101.具体地，因为微纳米金属膏体(例如纳米铜膏体)在空气中易氧化，通过将连接之后的所述基板与所述芯片置于真空腔体内或置于具有还原性气体的腔体内，有助于抑制铜的氧化造成的对连接强度的影响。
102.其中，将连接碳纳米管束框架之后的所述基板与所述芯片置于真空腔体内或置于具有还原性气体的腔体内的目的相同，但根据加工环境或者条件可以选择其中一种实现方式，比如对于氧化要求不高的场合，可以抽真空排出空气。对于氧化要求较高的生产环境可以通入还原性气体将本身已经氧化或者部分氧化的微纳米金属从其氧化物还原其本身(例
如铜从氧化铜或者氧化亚铜还原成铜本身)。在一种实现方式中，当需要将连接之后的所述基板与所述芯片置于真空腔体内时，可以将连接之后的所述基板与所述芯片置于真空操作台500中，如图14所示。
103.在一些实施例中，步骤s400之后还包括步骤：
104.s500、对废气进行排放处理。若是采用还原性气体对铜的氧化进行抑制的话，在加热完成后，将废气进行排放处理，其后去除烧结互连的样品(芯片封装)即可。
105.综上所述，本发明所提供的一种芯片封装及其制作方法，通过将碳纳米管与微纳米金属烧结技术相结合极大地弥补微纳米金属因成本高、电迁移、热膨胀系数失配以及氧化导致的导电导热性能缺失等问题，且微纳米金属能够加强芯片与基板之间的连接强度，从而能够保证芯片与基板之间连接强度，且能够满足芯片与基板之间的互连区域的导电导热性要求，使得制成的功率器件的封装可靠性与电气性能得到极大改善，能够满足大功率器件在更高的温度、更大的电流密度等更加苛刻的环境下进行服役，提高了大功率器件的可靠性。同时，整个芯片封装的工艺流程是基于倒装芯片连接技术实现的，为该工艺流程的大规模应用提供了良好的工业基础。
106.应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

技术特征：

1.一种芯片封装，其特征在于，包括：基板；芯片，设置在所述基板上；连接层，连接在所述基板与所述芯片之间；其中，所述连接层包括碳纳米管束框架以及填充于所述碳纳米管束框架内的微纳米金属。2.根据权利要求1所述的芯片封装，其特征在于，所述碳纳米管束框架包括：第一碳纳米管束与第二碳纳米管束；所述第一碳纳米管束间隔设置在所述基板上；所述第二碳纳米管束间隔设置在所述芯片上；所述第二碳纳米管束插入所述第一碳纳米管束之间的间隙中以形成所述碳纳米管束框架。3.根据权利要求2所述的芯片封装，其特征在于，所述芯片包括：第一金属镀层；所述第一金属镀层设置在所述芯片的表面上；第一催化层；所述第一催化层设置在所述第一金属镀层上；其中，所述第一碳纳米管束间隔设置在所述第一催化层上。4.根据权利要求2所述的芯片封装，其特征在于，所述基板包括：第二金属镀层；所述第二金属镀层设置在所述基板的表面上；第二催化层；所述第二催化层设置在所述第二金属镀层上；其中，所述第二碳纳米管束间隔设置在所述第二催化层上。5.根据权利要求1所述的芯片封装，其特征在于，所述微纳米金属为微纳米金、微纳米银或微纳米铜中的一种；所述微纳米金属的形状为颗粒状、块体状或片状。6.根据权利要求5所述的芯片封装，其特征在于，所述微纳米金属为颗粒状，所述微纳米金属的尺寸为5-5000纳米。7.一种应用于权利要求1-6任一项所述的芯片封装的芯片封装制作方法，其特征在于，包括：提供基板与芯片；在所述基板与所述芯片之间制备碳纳米管束框架；基于毛细作用将微纳米金属烧结膏体填充至所述碳纳米管束框架内；将多余的微纳米金属烧结膏体去除后进行加热处理以使微纳米金属连接在所述芯片与所述基板之间。8.根据权利要求7所述的芯片封装制作方法，其特征在于，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤包括：采用含碳气体在所述基板的表面自下而上定向形成若干间隔分布的第一碳纳米管束，并采用含碳气体在所述芯片的表面自下而上定向形成若干间隔分布的第二碳纳米管束；将所述基板与所述芯片连接在一起，以使第二碳纳米管束插入所述第一碳纳米管束的间隙中，并形成碳纳米管束框架。9.根据权利要求7所述的芯片封装制作方法，其特征在于，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤之前还包括：分别在所述基板的顶面以及所述芯片的底面进行金属化镀层处理，以在所述基板的顶面形成第一金属镀层，在所述芯片的底面形成第二金属镀层；
采用催化剂并通过沉积的方式在所述第一金属镀层上形成第一催化层，并在所述第二金属镀层上形成第二催化层。10.根据权利要求7所述的芯片封装制作方法，其特征在于，所述在所述基板与所述芯片之间制备碳纳米管束框架的步骤之后还包括：将连接碳纳米管束框架之后的所述基板与所述芯片置于真空腔体内或置于具有还原性气体的腔体内；所述将多余的微纳米金属烧结膏体去除后进行加热处理以使微纳米金属连接在所述芯片与所述基板之间的步骤之后还包括：对废气进行排放处理。

技术总结

本发明公开了一种芯片封装及其制作方法，芯片封装包括：基板；芯片，设置在所述基板上；连接层，连接在所述基板与所述芯片之间；其中，所述连接层包括碳纳米管束框架以及填充于所述碳纳米管束框架内的微纳米金属。本发明通过采用碳纳米管束框架与微纳米金属构成的连接层来连接芯片与基板，能够保证芯片与基板之间连接强度，且能够满足芯片与基板之间的互连区域的导电导热性要求，从而能够满足大功率器件在更高的温度、更大的电流密度等更加苛刻的环境下进行服役，提高了大功率器件的可靠性。提高了大功率器件的可靠性。提高了大功率器件的可靠性。