插塞缺陷检测结构、存储器及插塞缺陷检测方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种插塞缺陷检测结构、存储器及插塞缺陷检测方法。

背景技术：

2.静态随机存储器(static random access memory，sram)是随机存储器的一种，它是一种具有静止存取功能的存储器，不需要刷新电路即能保存内部数据。随着半导体器件尺寸的不断减小，在28nm以下的静态随机存储器结构中，检测栅极与有源区一般采用一个共享插塞进行电性连接，以减小器件的尺寸。但是所述共享插塞在形成时容易出现叠层对准、曝光失焦等问题，在器件尺寸及工艺窗口较小的情况下很容易出现大面积的接触不良甚至失效，现有的插塞检测方法很难准确检测出共享插塞的缺陷。

技术实现要素：

3.本发明的目的在于提供一种插塞缺陷检测结构及检测方法，以解决现有共享插塞缺陷难以准确检测的问题。
4.为了达到上述目的，本发明提供了一种插塞缺陷检测结构，包括：
5.衬底、至少两个检测有源区、至少两个检测栅极以及至少两个检测插塞，所述衬底包括冗余区，所述检测有源区形成于所述冗余区中，每个所述检测栅极跨越一个或者两个所述检测有源区，且每个所述检测栅极上方形成有一个所述检测插塞，所述检测插塞位于所述检测栅极与所述检测有源区相交处。
6.可选的，所述检测栅极跨越一个所述检测有源区，同一条所述检测有源区上的所述检测插塞位于所述检测栅极的同侧，相邻的所述检测有源区上的所述检测插塞位于所述检测栅极的异侧。
7.可选的，所述检测栅极与两个所述检测有源区电性连接，相邻的所述检测栅极上的所述检测插塞位于不同的所述检测有源区上。
8.可选的，相邻的所述检测栅极上的所述检测插塞位于所述检测栅极的异侧。
9.可选的，还包括：
10.侧墙，所述侧墙覆盖所述检测栅极的侧壁。
11.基于同一发明构思，本发明还提供一种存储器，包括上述插塞缺陷检测结构。
12.可选的，所述衬底还包括器件区，还包括：存储有源区、存储栅极及插塞，所述存储有源区位于所述器件区中，每个所述存储栅极跨越至少三个所述存储有源区，所述插塞位于所述存储栅极与所述存储有源区相交处。
13.局域同一发明构思本发明还提供一种插塞缺陷检测方法，采用上述插塞缺陷检测结构检测插塞。
14.可选的，包括：
15.使用电子束扫描所述插塞缺陷检测结构，获得每个所述检测插塞的电压衬度以构
成电压衬度图像；
16.将所述电压衬度图像与标准图像进行对比，若所述电压衬度图像内某一所述检测插塞对应的电压衬度的灰度值大于所述标准图像的灰度值，则将该所述检测插塞标记为缺陷。
17.可选的，所述标准图像为所述检测插塞与所述检测栅极及所述检测有源区均电性连接时进行电子束扫描得到的电压衬度图像。
18.在本发明提供的插塞缺陷检测结构中，缩短检测栅极的长度，使所述检测栅极至多与两个检测有源区电性连接，且仅在每个所述检测栅极上形成一个检测插塞，所述检测插塞延伸与所述检测检测有源区电性连接，避免所述检测栅极与三个及以上所述检测有源区电性连接时对所述检测插塞上电压值的影响，利用本发明所述插塞缺陷检测结构进行插塞缺陷检测可以提高检测的准确度。
附图说明
19.图1为一种插塞缺陷检测结构的结构示意图；
20.图2为发生缺陷时图1提供的插塞缺陷检测结构沿a～a1线的剖面结构示意图；
21.图3为本发明实施例一提供插塞缺陷检测结构的结构示意图；
22.图4为图3提供的插塞缺陷检测结构沿a～a1线的剖面结构示意图；
23.图5为本发明提供的插塞缺陷检测方法的流程图；
24.图6为本发明实施例二提供插塞缺陷检测结构的结构示意图；
25.其中，附图标记为：
26.x-第一方向；y-第二方向；
27.21、101-检测有源区；22、102-浅沟槽隔离结构；23、103-检测栅极；24、104-检测插塞。
具体实施方式
28.在静态随机存储器中，为了在较小尺寸的芯片上实现较大数据量的存储，存储区的每个栅极需要跨越多个检测有源区，一般存储区与冗余区的结构同步形成，因此所述冗余区的检测栅极也跨越多个检测有源区。
29.图1为一种插塞缺陷检测结构的结构示意图，如图1所示，所述插塞缺陷检测结构包括衬底(图中未示出)及位于所述衬底上的检测栅极23和检测插塞24，其中，所述衬底内具有若干沿第一方向x延伸且沿第二方向y分布的检测有源区21，若干浅沟槽隔离结构22位于所述检测有源区21之间，所述检测栅极23跨越多个所述检测有源区21，一般地，所述检测栅极23至少跨越三个所述检测有源区21，所述检测插塞24位于所述检测栅极23与所述检测有源区21的相交处，同时与所述检测栅极23及所述检测有源区21电性连接。由于所述检测栅极23的长度较长，一个所述检测栅极23上通常会设置多个所述检测插塞24。
30.图2为发生缺陷时图1提供的插塞缺陷检测结构沿a～a1线的剖面结构示意图，如图2所示，所述检测栅极23的顶面高度大于所述检测有源区21的顶面高度，因此所述检测栅极23与所述检测有源区21上的所述检测插塞24的厚度也不同，当需要在所述检测栅极23与所述检测有源区21相交处形成所述检测插塞24时，容易由于沟槽深度不同造成曝光不充分
及插塞材料层填充不充分等问题，最终造成所述检测插塞24与所述检测有源区21或所述检测栅极23出现接触不良，影响器件性能，因此必须对所述检测插塞24进行缺陷检测。
31.一般的，会采用电子束(离子束)扫描的方法对所述检测插塞24进行缺陷检测，通过高压产生电子束照射待检测的所述检测插塞24，当离子束照射所述器件的表面时，会与器件的表面产生非弹性碰撞，并放射出一些低能量的二次电子，利用探测器及图像传感器感应所述二次电子并形成电压衬度图像。器件表面的电位会影响所述二次电子的产率，电位越高的位置放射的所述二次电子的量越少，对应的所述电压衬度图像内的灰度值越大，即呈现暗电压衬度。针对所述检测插塞24的缺陷检测，若所述检测插塞24与所述检测栅极23及所述检测有源区21之间为断路，则该所述检测插塞24上的电位会较高，进而在所述电压衬度图像上呈现暗电压衬度。
32.然而，对于图1所述的插塞缺陷检测结构，由于每个所述检测栅极23至少跨越三个所述检测有源区21，当所述检测栅极23与其中两个所述检测有源区21连接正常时，所述检测插塞24上的电位也会较小；且当所述检测栅极23上形成多个所述检测插塞24时，当一个所述检测栅极23上的某一所述检测插塞24与其下方对应的所述检测有源区21接触不良时，该所述检测插塞24还可以通过其他所述检测插塞24及所述检测栅极23与其他所述检测有源区21形成通路，进而使该所述检测插塞24上的电位也较小，无法在所述电压衬度图像中呈现暗电压衬度，因此通过电子束扫描的方法很难检测出上述检测插塞缺陷。
33.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
34.在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
35.实施例一
36.图3为本实施例提供插塞缺陷检测结构的结构示意图，如图3所示，所述插塞缺陷检测结构包括衬底(未图示)、位于所述衬底上的检测栅极103及检测插塞104。
37.具体的，所述衬底内具有沿第一方向x延伸且沿第二方向y分布的检测有源区101，所述检测有源区101之间形成浅沟槽隔离结构102；所述检测栅极103沿所述第二方向y延伸且沿所述第一方向x分布在所述衬底上，且本实施例中每个所述检测栅极103跨越两个所述检测有源区101；所述检测插塞104位于所述检测栅极103与所述检测有源区101的相交处，每个所述检测栅极103上仅连接一个所述检测插塞104。
38.在本实施例中，每个所述检测栅极103与两所述检测有源区101电性连接，但每个所述检测栅极103仅与一个所述检测插塞104电性连接，因此，当所述检测插塞104与所述检测栅极103或所述检测有源区101接触不良时，所述检测插塞104、所述检测栅极103及所述检测有源区101之间必然会形成断路，出现接触不良的所述检测插塞104的电位会大于与所述检测栅极103及所述检测有源区101均接触良好的所述检测插塞104的电位。
39.图4为图3提供的插塞缺陷检测结构沿a～a1线的剖面结构示意图，如图4所示，所
述插塞缺陷检测结构还包括：侧墙、源区及漏区。
40.所述侧墙覆盖所述检测栅极103的侧壁，使所述检测栅极103的侧壁与所述检测插塞104绝缘；所述源区及所述漏区分别位于所述检测栅极103两侧的所述检测有源区101内。应当理解的是，图4所示为当所述检测插塞不存在缺陷时，及所述检测插塞与所述检测有源区及所述检测栅极均电性连接时；当所述检测插塞具有缺陷时，所述检测插塞与所述检测有源区及所述检测栅极之间的结构示意图如图2所示。
41.继续参阅图3，为了遵循半导体器件小型化的趋势，本实施例中沿所述第一方向x相邻的所述检测栅极103上的所述检测插塞104位于不同的所述检测有源区101上，可以有效减小器件沿所述第一方向x上的尺寸；此外，沿所述第一方向x相邻的所述检测栅极103上的所述检测插塞104位于所述检测栅极103的异侧，即沿所述第一方向x相邻的所述检测栅极103的所述检测插塞104分别与所述源区和所述漏区电性连接，以分别检测所述源区和所述漏区与所述检测插塞104的连接是否良好。
42.本实施例还提供一种存储器，所述存储器的所述衬底包括器件区和冗余区，所述插塞缺陷检测结构位于所述冗余区内，所述器件区内具有存储有源区、存储栅极及插塞，其中，每个所述存储栅极至少跨越三个所述存储有源区，以满足存储器对数据存储量的要求，所述插塞位于所述存储栅极与所述存储有源区相交处。
43.基于此，本实施例还提供了一种插塞缺陷检测方法，所述插塞缺陷检测方法采用所述插塞缺陷检测结构进行检测。图5为所述插塞缺陷检测方法的流程图。如图5所示，所述插塞缺陷检测方法包括：
44.步骤s1：使用电子束扫描所述插塞缺陷检测结构，获得每个所述检测插塞的电压衬度以构成电压衬度图像；
45.步骤s2：将所述电压衬度图像与标准图像进行对比，若所述电压衬度图像内某一所述检测插塞对应的电压衬度的灰度值大于所述标准图像的灰度值，则将该所述检测插塞标记为缺陷。
46.具体的，执行步骤s1：提供具有插塞缺陷检测结构的存储器，所述存储器的衬底具有器件区及冗余区，所述器件区上具有存储栅极，所述冗余区上具有本实施例提供的插塞缺陷检测结构。
47.利用电子束扫描仪对所述插塞缺陷检测结构进行电子束扫描，所述电子束扫描仪向所述插塞缺陷检测结构的表面发射电子束，所述电子束在所述插塞缺陷检测结构的表面发生非弹性碰撞，并放射出一些低能量的二次电子，所述电子束扫描仪内的探测器感应所述二次电子，并通过图像传感器生成电压衬度图像。
48.执行步骤s2：将所述电压衬度图像与标准图像进行对比，若所述电压衬度图像内某一所述检测插塞对应的电压衬度的灰度值大于所述标准图像的灰度值，则将该所述检测插塞标记为缺陷。其中，所述标准图像为所述检测插塞与检测栅极及检测有源区均电性连接时进行电子束扫描得到的电压衬度图像。
49.在本实施例中，由于所述插塞缺陷检测结构内的所述检测栅极上仅形成一个所述检测插塞，且所述检测栅极仅跨越两个所述检测有源区，当所述检测插塞与所述检测栅极或所述检测有源区接触不良时，所述检测插塞、所述检测栅极及所述检测有源区之间必然会形成断路，出现接触不良的所述检测插塞的电位会大于与所述检测栅极及所述检测有源
区均接触良好的所述检测插塞的电位，进而使出现接触不良的所述检测插塞在所述电压衬度图像中对应的灰度值大于所述标准图像的灰度值，即呈现暗电压衬度。根据所述电压衬底图像可以准确判断所述检测插塞是否出现缺陷。
50.实施例二
51.图6为本实施例提供的插塞缺陷检测结构的结构示意图。与实施例一的区别在于，本实施例中，每个所述检测栅极103仅跨越一个所述检测有源区101，且同一条所述检测有源区101上的所述检测插塞104位于所述检测栅极103的同侧，相邻的所述检测有源区101上的所述检测插塞104位于所述检测栅极103的异侧。
52.由于本发明中提供的插塞缺陷检测结构位于衬底的冗余区上，所述检测栅极103并不构成有效的晶体管结构，也不会在后续工艺中与所述器件区的所述存储栅极电性连接，因此可以进一步减小所述检测栅极103的长度，使所述检测栅极103仅与一个所述检测有源区101连接，并在每个所述检测栅极103上仅形成一个所述检测插塞104，也可以避免所述检测栅极103上具有多个所述检测插塞104及所述检测栅极103过长时检测插塞缺陷不易检测的问题。
53.综上，在本发明提供的插塞缺陷检测结构及检测方法中，缩短检测栅极103的长度，使所述检测栅极103至多与两个检测有源区101电性连接，且仅在每个所述检测栅极103上形成一个检测插塞104，所述检测插塞104延伸与所述检测检测有源区101电性连接，当所述检测插塞104与所述检测栅极103及所述检测有源区101均接触良好时，所述检测有源区101、所述检测栅极103及所述检测插塞104之间的电路为通路，所述检测插塞104的电位较低，在进行电子束扫描后，各检测插塞104的电压衬度的灰度值构成标准电压衬度图像；当所述检测插塞104与所述检测栅极103或所述检测有源区101接触不良时，所述检测有源区101、所述检测栅极103及所述检测插塞104之间断路，则该所述检测插塞104的电位越高，在进行电子束扫描后，该接触不良的检测插塞104的电压衬度在电压衬度图像中会呈现与上述接触良好的检测插塞104的电压衬度不同的灰度值，将每个所述检测插塞104对应在电压衬度图像上的灰度值与标准图像的灰度值对比即可检测出具有缺陷的检测插塞104，可以提高检测的准确度。
54.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

技术特征：

1.一种插塞缺陷检测结构，其特征在于，包括：衬底、至少两个检测有源区、至少两个检测栅极以及至少两个检测插塞，所述衬底包括冗余区，所述检测有源区形成于所述冗余区中，每个所述检测栅极跨越一个或者两个所述检测有源区，且每个所述检测栅极上方形成有一个所述检测插塞，所述检测插塞位于所述检测栅极与所述检测有源区相交处。2.如权利要求1所述的插塞缺陷检测结构，其特征在于，所述检测栅极跨越一个所述检测有源区，同一条所述检测有源区上的所述检测插塞位于所述检测栅极的同侧，相邻的所述检测有源区上的所述检测插塞位于所述检测栅极的异侧。3.如权利要求1所述的插塞缺陷检测结构，其特征在于，所述检测栅极与两个所述检测有源区电性连接，相邻的所述检测栅极上的所述检测插塞位于不同的所述检测有源区上。4.如权利要求3所述的插塞缺陷检测结构，其特征在于，相邻的所述检测栅极上的所述检测插塞位于所述检测栅极的异侧。5.如权利要求1所述的插塞缺陷检测结构，其特征在于，还包括：侧墙，所述侧墙覆盖所述检测栅极的侧壁。6.一种存储器，包括如权利要求1至5所述的插塞缺陷检测结构。7.如权利要求6所述的存储器，所述衬底还包括器件区，其特征在于，还包括：存储有源区、存储栅极及插塞，所述存储有源区位于所述器件区中，每个所述存储栅极跨越至少三个所述存储有源区，所述插塞位于所述存储栅极与所述存储有源区相交处。8.一种插塞缺陷检测方法，其特征在于，采用如权利要求1至5中所述的插塞缺陷检测结构检测插塞。9.如权利要求8所述的插塞缺陷检测方法，其特征在于，包括：使用电子束扫描所述插塞缺陷检测结构，获得每个所述检测插塞的电压衬度以构成电压衬度图像；将所述电压衬度图像与标准图像进行对比，若所述电压衬度图像内某一所述检测插塞对应的电压衬度的灰度值大于所述标准图像的灰度值，则将该所述检测插塞标记为缺陷。10.如权利要求8所述的插塞缺陷检测方法，其特征在于，所述标准图像为所述检测插塞与所述检测栅极及所述检测有源区均电性连接时进行电子束扫描得到的电压衬度图像。

技术总结

本发明提供了一种插塞缺陷检测结构、存储器及插塞缺陷检测方法，包括：衬底、至少两个检测有源区、至少两个检测栅极以及至少两个检测插塞，所述衬底包括冗余区，所述检测有源区形成于所述冗余区中，每个所述检测栅极跨越一个或者两个所述检测有源区，且每个所述检测栅极上方形成有一个所述检测插塞，所述检测插塞位于所述检测栅极与所述检测有源区相交处，缩短所述冗余区上的所述检测栅极的长度，利用电子束扫描的方式获得所有所述插塞的电压衬度图像，根据灰度值判断所述插塞是否出现缺陷，避免所述检测栅极引入误差，提高插塞缺陷检测的精度。精度。精度。