电平转换电路、电平转换设备及电机设备的制作方法

1.本实用新型涉及集成电路技术领域，尤其涉及一种电平转换电路、电平转换设备及电机设备。

背景技术：

2.在单片机控制系统中，单片机设备的控制电压为正电压，而设置在单片机内部的工艺管芯的控制电压为负电压，针对单片机设备的控制电压与工艺管芯的控制电压的差异，需要在单片机设备内部设置电平转换电路，用于将正电压转换为负电压，以实现对工艺管芯的控制。
3.现有的负压电平控制方案被应用到射频和微波等领域时，对输入电压信号的抗干扰能力不足。

技术实现要素：

4.为了解决上述技术问题，本技术实施例提供了一种电平转换电路、电平转换设备及电机设备，具体方案如下：
5.第一方面，本技术实施例提供了一种电平转换电路，所述电路包括：电压输入单元、反馈单元、迟滞单元以及反相输出单元；
6.所述电压输入单元的输入端接入第一电压信号，所述电压输入单元的输出端连接所述反馈单元的控制端；所述反馈单元的控制端和输入端均接入参考电压信号，所述反馈单元输出端通过所述迟滞单元连接所述电压输入单元的控制端，所述反馈单元的输出端还连接所述反相输出单元的控制端，所述反相输出单元的输入端接入所述参考电压信号；
7.所述第一电压信号经所述参考电压信号偏置后，得到第二电压信号；所述第二电压信号经所述反馈单元进行反馈处理后，得到第三电压信号；所述第三电压信号经所述反相输出单元进行反相处理后，得到第四电压信号，所述反相输出单元输出所述第四电压信号。
8.根据本技术实施例的一种具体实施方式，所述电压输入单元包括第一电阻、第一晶体管以及预设数量的二极管；
9.所述二极管的阳极接入所述第一电压信号，所述二极管的阴极连接所述第一晶体管的漏极，所述第一晶体管的栅极通过所述第一电阻接地，所述第一晶体管的源极连接所述反馈单元的控制端。
10.根据本技术实施例的一种具体实施方式，所述电压输入单元还包括第一偏置电阻、第二偏置电阻、第三偏置电阻和第四偏置电阻；
11.所述第一电阻的一端连接所述第一晶体管的栅极，所述第一电阻的另一端通过所述第一偏置电阻连接所述迟滞单元的输出端，所述第一电阻的另一端还通过所述第一偏置电阻和所述第四偏置电阻接入所述参考电压信号，所述第一电阻的另一端还通过所述第二偏置电阻接入所述参考电压信号，所述第一电阻的另一端还通过所述第三偏置电阻接地。
12.根据本技术实施例的一种具体实施方式，所述反馈单元包括第二晶体管和第二电阻；
13.所述第二晶体管的栅极通过所述第二电阻连接所述电压输入单元的输出端，所述第二晶体管的栅极还通过所述第二电阻接入所述参考电压信号，所述第二晶体管的源极接入所述参考电压信号，所述第二晶体管的漏极连接所述反相输出单元的控制端；
14.所述第二晶体管的漏极还通过所述迟滞单元连接所述电压输入单元的控制端。
15.根据本技术实施例的一种具体实施方式，所述反馈单元还包括第五偏置电阻；
16.所述第二电阻的一端连接所述第二晶体管的栅极，所述第二电阻的另一端通过所述第五偏置电阻接入所述参考电压信号。
17.根据本技术实施例的一种具体实施方式，所述反相输出单元包括第三晶体管、第三电阻和第四电阻；
18.所述第三晶体管的栅极通过所述第三电阻连接所述反馈单元的输出端，所述第三晶体管的源极接入所述参考电压信号，所述第三晶体管的漏极通过所述第四电阻接地，所述第三晶体管的漏极为所述反相输出单元的输出端。
19.根据本技术实施例的一种具体实施方式，所述迟滞单元包括第四晶体管、第五电阻和第六电阻；
20.所述第四晶体管的栅极通过所述第五电阻连接所述反馈单元的输出端，所述第四晶体管的源极接入所述参考电压信号，所述第四晶体管的漏极通过所述第六电阻连接所述电压输入单元的控制端。
21.根据本技术实施例的一种具体实施方式，所述迟滞单元还包括第七电阻；
22.所述第四晶体管的漏极还通过所述第七电阻接入所述参考电压信号。
23.第二方面，本技术实施例提供了一种电平转换设备，所述电平转换设备包括第一方面及第一方面任一实施方式所述的电平转换电路。
24.第三方面，本技术实施例提供了一种电机设备，所述电机设备包括第二方面所述的电平转换设备。
25.本技术实施例提供了一种电平转换电路、电平转换设备及电机设备，所述电路包括：电压输入单元、反馈单元、迟滞单元以及反相输出单元；所述电压输入单元的输入端接入第一电压信号，所述反馈单元输出端通过所述迟滞单元连接所述电压输入单元的控制端，所述第一电压信号经所述参考电压信号偏置后，得到第二电压信号；所述第二电压信号经所述反馈单元进行反馈处理后，得到第三电压信号；所述第三电压信号经所述反相输出单元进行反相处理后，得到第四电压信号，所述反相输出单元输出所述第四电压信号。本实施例提出的电平转换电路，可以通过反相输出单元将正压逻辑电平转换为负压逻辑电平，并通过反馈单元和迟滞单元实现电压转换的迟滞效果，增强转换电路的抗干扰能力。
附图说明
26.为了更清楚地说明本实用新型的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对本实用新型保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
27.图1示出了本技术实施例提供的一种电平转换电路的电路模块示意图；
28.图2示出了本技术实施例提供的一种电平转换电路的电路连接示意图。
29.附图标记汇总：
30.电平转换电路-100；电压输入单元-110；反馈单元-120；迟滞单元-130；反相输出单元140；
31.第一晶体管-t1、第二晶体管t2、第三晶体管-t3、第四晶体管-t4、第一电阻-r1、第二电阻-r7、第三电阻-r8、第四电阻-r10、第五电阻-r5、第六电阻-r4；第七电阻-r3；
32.第一偏置电阻-r4、第二偏置电阻-r2、第三偏置电阻r11、第四偏置电阻-r3；第五偏置电阻-r6。
具体实施方式
33.下面将结合本实用新型实施例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。
34.通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
35.在下文中，可在本实用新型的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
36.此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
37.除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本实用新型的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本实用新型的各种实施例中被清楚地限定。
38.参考图1，为本技术实施例提供的一种电平转换电路100的电路模块示意图，本技术实施例提供的电平转换电路100，如图1所示，所述电路包括：电压输入单元110、反馈单元120、迟滞单元130以及反相输出单元140；
39.所述电压输入单元110的输入端接入第一电压信号，所述电压输入单元110的输出端连接所述反馈单元120的控制端；所述反馈单元120的控制端和输入端均接入参考电压信号，所述反馈单元120输出端通过所述迟滞单元130连接所述电压输入单元110的控制端，所述反馈单元120的输出端还连接所述反相输出单元140的控制端，所述反相输出单元140的输入端接入所述参考电压信号；
40.所述第一电压信号经所述参考电压信号偏置后，得到第二电压信号；所述第二电压信号经所述反馈单元120进行反馈处理后，得到第三电压信号；所述第三电压信号经所述
反相输出单元140进行反相处理后，得到第四电压信号，所述反相输出单元140输出所述第四电压信号。
41.具体地，本实施例中的电平转换电路100可以用于对输入电压信号进行反相处理，以得到符合控制需求的逻辑电平信号。
42.第一电压信号可以为任意正压逻辑电平信号。在本实施例中，所述第一电压信号可以为具有正电压的方波信号，所述第一电压信号也可以为具有正电压的射频信号，本实施例对所述第一电压信号的类型不作限定。
43.所述第四电压信号可以为与第一电压信号对应的负压逻辑电平信号，举例来说，当所述第一电压信号为具有正电压的方波信号时，所述第四电压信号为具有负电压的方波信号；当所述第一电压信号为具有正电压的射频信号时，所述第四电压为具有负电压的射频信号。
44.本实施例不对第一电压信号的来源作具体限定，所述第一电压信号的来源可以根据实际应用场景进行自适应替换，例如可根据应用场景使电压输入单元110的输入端接入单片机设备的内部控制电压或单片机的外部控制电压。
45.本实施例中的反相输出单元140的输出端可以连接任意需要负电压信号进行控制的电子元件，例如单片机设备中的工艺管芯。
46.具体地，所述参考电压信号为具有预设电压值的负压逻辑电平信号，例如-5v的vcc信号。可以由能够提供负压逻辑电平信号的电源向本实施例的电平转换电路100提供所述参考电压信号，也可以由能够提供负压逻辑电平信号的电子元件向本实施例的电平转换电路100提供所述参考电压信号，本实施例不对参考电压信号的来源进行具体限定。
47.具体地，在本实施例的电平转换电路100中，反馈单元120的控制端同时连接电压输入单元110的输出端和参考电压信号的供电端，当电压输入单元110的输出端处的电压由低到高变化时，所述反馈单元120的控制端处的电压由参考电压信号逐渐转变为0v。当电压输入单元110的输出端处的电压由高到低变化时，所述反馈单元120的控制端处的电压由0v逐渐转变为参考电压信号。
48.需知的，在一些实施例中，所述反馈单元120的控制端处的电压也可以升高为正压逻辑电平，此处不作具体限定。
49.当所述第一电压信号由低向高逐渐变化时，所述反馈单元120与所述迟滞单元130形成正反馈回路，以进一步拉高所述电压输入单元110处的电压。当所述第一电压信号由高向低逐渐变化时，所述反馈单元120与所述迟滞单元130形成正反馈回路，以进一步拉低所述电压输入单元110处的电压。从而使得本实施例中的电平转换电路100能够适应高电平信号与低电平信号之间的切换差异，产生电压变化的迟滞效果，防止电压输入单元110由于第一电压信号频繁变化而造成接口抖动。
50.本实施例中的反相输出单元140用于对电压输入单元110处的电压进行反相处理，需知的，所述反相输出单元140处理的电压为经过反馈单元120和迟滞单元130处理后的第三电压信号。
51.参考图2，根据本技术实施例的一种具体实施方式，所述电压输入单元110包括第一电阻r1、第一晶体管t1以及预设数量的二极管；
52.所述二极管的阳极接入所述第一电压信号，所述二极管的阴极连接所述第一晶体
管t1的漏极，所述第一晶体管t1的栅极通过所述第一电阻r1接地，所述第一晶体管t1的源极连接所述反馈单元120的控制端。
53.具体地，如图2所示，in接口为电压输入单元110的输入端，二极管的数量可以为1个，也可以为5个，本实施例中二极管的数量可以根据实际应用场景进行自适应替换，此处不作限定。
54.二极管的设置可以有效防止第一晶体管t1漏极的电压倒灌至in接口连接的设备中。
55.第一电阻r1为第一晶体管t1的限流电阻，第一电阻r1的阻值根据实际应用场景进行自适应替换。
56.根据本技术实施例的一种具体实施方式，所述电压输入单元110还包括第一偏置电阻r4、第二偏置电阻r2、第三偏置电阻r11和第四偏置电阻r3；
57.所述第一电阻r1的一端连接所述第一晶体管t1的栅极，所述第一电阻r1的另一端通过所述第一偏置电阻r4连接所述迟滞单元130的输出端，所述第一电阻r1的另一端还通过所述第一偏置电阻r4和所述第四偏置电阻r3接入所述参考电压信号，所述第一电阻r1的另一端还通过所述第二偏置电阻r2接入所述参考电压信号，所述第一电阻r1的另一端还通过所述第三偏置电阻r11接地。
58.具体地，本实施例可以同时通过第一偏置电阻r4、第二偏置电阻r2、第三偏置电阻r11和第四偏置电阻r3对第一晶体管t1的栅极电压进行偏置，以改变第一晶体管t1的阈值电压，使得本实施例中的电平转换电路100可以适应多种电压转换场景。
59.具体地，在一些具体实施过程中，所述第四偏置电阻r3的一端连接所述第一偏置电阻r4的一端，所述第四偏置电阻r3的另一端可以接入所述参考电压信号，也可以用于连接其它电压源，以接入其它偏置电压信号。
60.本实施例不对第一偏置电阻r4、第二偏置电阻r2、第三偏置电阻r11以及第四偏置电阻r3的阻值进行限定，可根据实际应用场景自适应的选择相应的阻值，以完成对第一晶体管t1栅极电压的偏置效果。
61.根据本技术实施例的一种具体实施方式，所述反馈单元120包括第二晶体管t2和第二电阻r7；
62.所述第二晶体管t2的栅极通过所述第二电阻r7连接所述电压输入单元110的输出端，所述第二晶体管t2的栅极还通过所述第二电阻r7接入所述参考电压信号，所述第二晶体管t2的源极接入所述参考电压信号，所述第二晶体管t2的漏极连接所述反相输出单元140的控制端；
63.所述第二晶体管t2的漏极还通过所述迟滞单元130连接所述电压输入单元110的控制端。
64.具体地，如图2所示，所述第二晶体管t2的漏极还通过电阻r9接地。
65.所述第二晶体管t2的漏极电压随着第二晶体管t2的状态切换，而发生变化。当第二晶体管t2由断开状态切换为导通状态时，所述第二晶体管t2的漏极电压由0v切换为参考电压信号。当第二晶体管t2由导通状态切换为断开状态时，所述第二晶体管t2的漏极电压由参考电压信号切换为0v。
66.所述第二晶体管t2的漏极电压控制这第三晶体管t3和第四晶体管t4的通断状态。
67.具体的，如图2所示，所述反馈单元120还包括第五偏置电阻r6；
68.所述第二电阻r7的一端连接所述第二晶体管t2的栅极，所述第二电阻r7的另一端通过所述第五偏置电阻r6接入所述参考电压信号。
69.第二电阻r7为第二晶体管t2的限流电阻，所述第二电阻r7的阻值可以根据实际应用场景进行自适应替换。
70.本实施例中，用户可以通过调整第五偏置电阻r6的大小调节第二晶体管t2的阈值电压。用户也可以通过调整电阻r9的大小，以调节第三晶体管t3和第四晶体管t4的阈值电压。
71.根据本技术实施例的一种具体实施方式，所述反相输出单元140包括第三晶体管t3、第三电阻r8和第四电阻r10；
72.所述第三晶体管t3的栅极通过所述第三电阻r8连接所述反馈单元120的输出端，所述第三晶体管t3的源极接入所述参考电压信号，所述第三晶体管t3的漏极通过所述第四电阻r10接地，所述第三晶体管t3的漏极为所述反相输出单元140的输出端。
73.具体地，第三电阻r8为第三晶体管t3的限流电阻，所述第三电阻r8的阻值可以根据实际应用场景进行自适应替换。
74.所述第四电阻r10为第三晶体管t3漏极处的分压电阻，以通过out接口输出反相后的第四电压信号。
75.根据本技术实施例的一种具体实施方式，所述迟滞单元130包括第四晶体管t4、第五电阻r5和第六电阻r4；
76.所述第四晶体管t4的栅极通过所述第五电阻r5连接所述反馈单元120的输出端，所述第四晶体管t4的源极接入所述参考电压信号，所述第四晶体管t4的漏极通过所述第六电阻r4连接所述电压输入单元110的控制端。
77.具体地，所述第五电阻r5为第四晶体管t4的限流电阻，所述第五电阻r5的大小可以根据实际应用场景进行自适应替换。
78.如图2所示，第一晶体管t1、第二电阻r7、第二晶体管t2、第五电阻r5、第四晶体管t4和第六电阻r4组成正相反馈回路，通过第四晶体管t4的通断变化，以及第六电阻r4的阻值大小情况，实现对第一晶体管t1处电压变化的迟滞效果。
79.需知的，本实施例中的第一分压电阻和第六电阻r4可以为同一电阻，也可以被设置为不同的电阻，此处不作具体限定。
80.本实施例中的第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4可以均为n型mos管。在一些应用场景中，各晶体管也可以被替换为其它类型场效应管或三极管，此处不一一赘述。
81.根据本技术实施例的一种具体实施方式，所述迟滞单元130还包括第七电阻r3；
82.所述第四晶体管t4的漏极还通过所述第七电阻r3接入所述参考电压信号。
83.具体地，所述第四晶体管t4漏极处的信号还可以通过第七电阻r3进行偏置。
84.需知的，本实施例中的第七电阻r3和第四偏置电阻r3可以为同一电阻，也可以被设置为不同的电阻，此处不作具体限定。
85.在一种实施例中，当所述电压输入单元110的输入端接收到从0v向5v变化的第一电压信号时，所述第一晶体管t1的状态会由关断状态逐渐切换为导通状态。随着所述第一
晶体管t1的状态的变化，所述第二晶体管t2的栅极处的电压信号将由-5v向0v变化，所述第二晶体管t2的状态会由关断状态逐渐切换为导通状态。所述第二晶体管t2的漏极处的电压，将随着第二晶体管t2的状态的变化，由0v向-5v变化，使得所述第三晶体管t3和所述第四晶体管t4的状态，由导通状态逐渐切换为关断状态。所述第四晶体管t4的状态变化，会使得r4到r1处的电压持续升高，以对第一晶体管t1处的电压形成正反馈效果，进一步拉高第一晶体管t1处的电压。所述第三晶体管t3的状态变化，会使得所述第三晶体管t3的漏极，即输出端out处的电压，由-5v向0v转变。
86.当电压输入单元110的输入端接收到从5v向0v变化的第一电压信号时，所述第一晶体管t1的状态会由导通状态逐渐切换为关断状态。随着所述第一晶体管t1的状态的变化，所述第二晶体管t2的栅极处的电压信号将由0v向-5v变化，所述第二晶体管t2的状态会由导通状态逐渐切换为关断状态。所述第二晶体管t2的漏极处的电压，将随着第二晶体管t2的状态的变化，由-5v向0v变化，使得所述第三晶体管t3和所述第四晶体管t4的状态，由关断状态逐渐切换为导通状态。所述第四晶体管t4的状态变化，会使得r4到r1处的电压持续降低，以对第一晶体管t1处的电压形成正反馈效果，进一步拉低第一晶体管t1处的电压。所述第三晶体管t3的状态变化，会使得所述第三晶体管t3的漏极，即输出端out处的电压，由0v向-5v转变。
87.综上所述，本技术实施例提供了一种电平转换电路，本实施例提出的电平转换电路不仅可以实现对第一电压信号的电平切换处理，以将正压逻辑电平信号转换为负压逻辑电平信号，还通过反馈单元和迟滞单元共同构成的正反馈迟滞作用，增强电平转换电路的抗干扰能力。另外，本实施例提出的电平转换电路，可以仅通过4个晶体管以及11个电阻实现电平转换作用和对应电平转换过程的迟滞效果，有效节省了电平转换电路的设置成本，提升了电平转换设备的制作效率。
88.除此之外，本实施例提出的电平转换电路，还可以通过调整第一偏置电阻、第二偏置电阻和第三偏置电阻的大小来调节第一晶体管处的阈值电压，通过调整第四晶体管以及第六电阻的大小来调节电平转换电路的抗干扰能力，以使得所述电平转换电路可以被应用于更广泛的场景。
89.另外，本技术实施例还提供了一种电平转换设备，所述电平转换设备包括前述电路实施例所述的电平转换电路。
90.本技术实施例还提供了一种电机设备，所述电机设备包括前述设备实施例所述的电平转换设备。
91.上述实施例中提到的电平转换设备和电机设备的具体实施过程，可以参见上述电路实施例的具体实施过程，在此不再一一赘述。
92.另外，在本实用新型各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
93.以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。

技术特征：

1.一种电平转换电路，其特征在于，所述电路包括：电压输入单元、反馈单元、迟滞单元以及反相输出单元；所述电压输入单元的输入端接入第一电压信号，所述电压输入单元的输出端连接所述反馈单元的控制端；所述反馈单元的控制端和输入端均接入参考电压信号，所述反馈单元输出端通过所述迟滞单元连接所述电压输入单元的控制端，所述反馈单元的输出端还连接所述反相输出单元的控制端，所述反相输出单元的输入端接入所述参考电压信号；所述第一电压信号经所述参考电压信号偏置后，得到第二电压信号；所述第二电压信号经所述反馈单元进行反馈处理后，得到第三电压信号；所述第三电压信号经所述反相输出单元进行反相处理后，得到第四电压信号，所述反相输出单元输出所述第四电压信号。2.根据权利要求1所述的电平转换电路，其特征在于，所述电压输入单元包括第一电阻、第一晶体管以及预设数量的二极管；所述二极管的阳极接入所述第一电压信号，所述二极管的阴极连接所述第一晶体管的漏极，所述第一晶体管的栅极通过所述第一电阻接地，所述第一晶体管的源极连接所述反馈单元的控制端。3.根据权利要求2所述的电平转换电路，其特征在于，所述电压输入单元还包括第一偏置电阻、第二偏置电阻、第三偏置电阻和第四偏置电阻；所述第一电阻的一端连接所述第一晶体管的栅极，所述第一电阻的另一端通过所述第一偏置电阻连接所述迟滞单元的输出端，所述第一电阻的另一端还通过所述第一偏置电阻和所述第四偏置电阻接入所述参考电压信号，所述第一电阻的另一端还通过所述第二偏置电阻接入所述参考电压信号，所述第一电阻的另一端还通过所述第三偏置电阻接地。4.根据权利要求1所述的电平转换电路，其特征在于，所述反馈单元包括第二晶体管和第二电阻；所述第二晶体管的栅极通过所述第二电阻连接所述电压输入单元的输出端，所述第二晶体管的栅极还通过所述第二电阻接入所述参考电压信号，所述第二晶体管的源极接入所述参考电压信号，所述第二晶体管的漏极连接所述反相输出单元的控制端；所述第二晶体管的漏极还通过所述迟滞单元连接所述电压输入单元的控制端。5.根据权利要求4所述的电平转换电路，其特征在于，所述反馈单元还包括第五偏置电阻；所述第二电阻的一端连接所述第二晶体管的栅极，所述第二电阻的另一端通过所述第五偏置电阻接入所述参考电压信号。6.根据权利要求1所述的电平转换电路，其特征在于，所述反相输出单元包括第三晶体管、第三电阻和第四电阻；所述第三晶体管的栅极通过所述第三电阻连接所述反馈单元的输出端，所述第三晶体管的源极接入所述参考电压信号，所述第三晶体管的漏极通过所述第四电阻接地，所述第三晶体管的漏极为所述反相输出单元的输出端。7.根据权利要求1所述的电平转换电路，其特征在于，所述迟滞单元包括第四晶体管、第五电阻和第六电阻；所述第四晶体管的栅极通过所述第五电阻连接所述反馈单元的输出端，所述第四晶体管的源极接入所述参考电压信号，所述第四晶体管的漏极通过所述第六电阻连接所述电压
输入单元的控制端。8.根据权利要求7所述的电平转换电路，其特征在于，所述迟滞单元还包括第七电阻；所述第四晶体管的漏极还通过所述第七电阻接入所述参考电压信号。9.一种电平转换设备，其特征在于，所述电平转换设备包括权利要求1至8任一项所述的电平转换电路。10.一种电机设备，其特征在于，所述电机设备包括权利要求9所述的电平转换设备。

技术总结

本实用新型实施例公开了一种电平转换电路、电平转换设备及电机设备，所述电路包括：电压输入单元、反馈单元、迟滞单元以及反相输出单元；电压输入单元的输入端接入第一电压信号，反馈单元输出端通过迟滞单元连接电压输入单元的控制端，第一电压信号经所述参考电压信号偏置后，得到第二电压信号；第二电压信号经所述反馈单元进行反馈处理后，得到第三电压信号；第三电压信号经所述反相输出单元进行反相处理后，得到第四电压信号，所述反相输出单元输出所述第四电压信号。本实施例提出的电平转换电路，可以通过反相输出单元将正压逻辑电平转换为负压逻辑电平，并通过反馈单元和迟滞单元实现电压转换的迟滞效果，增强转换电路的抗干扰能力。干扰能力。干扰能力。