一种基于FGMOS管扩容的忆阻器存储阵列及工作方法

一种基于fgmos管扩容的忆阻器存储阵列及工作方法
技术领域
1.本发明涉及忆阻器阵列电路技术领域，主要涉及一种基于fgmos管扩容的忆阻器存储阵列及工作方法。

背景技术：

2.现在存储器的成本主要取决于所占面积和单位区域内的存储密度，以nand flash存储芯片为例，在日常的电子消费类的产品当中非常常见，但在其存储密度不断提升的同时，成本也越来越敏感。而忆阻器的多态性、体积小的特点正好迎合了这种成本降低、提升经济效益的存储需求，能够凭借丰富阻态，在消耗资源少、占用空间小的情况下，存储大量的浮点信息。如何能结合传统器件更有效地利用忆阻的这种特点，并设计出合适的电路，这对新型存储器的发展有着很好的推动作用。因此需要研究一种可以将传统器件结合忆阻阵列来降低存储成本的有效存储的电路以及输出信号方式，进而实现成本更低、效益更佳的效果。

技术实现要素：

3.发明目的：针对上述背景技术中提出的需求，本发明提供了一种基于fgmos管扩容的忆阻器存储阵列及工作方法，充分利用了fgmos的可编程特点，采用双元输出的情况下，数倍地扩充了存储阵列的信号存储范围。而且在存储外围工作电路的设计方面，兼顾了忆阻器的性能特点，使用者可以根据是否需要划分信号进行对fgmos进行状态编程。
4.技术方案：为实现上述目的，本发明采用的技术方案为：
5.一种基于fgmos管扩容的忆阻器存储阵列，单个忆阻器存储单元包括依次串联于vs和vd两端的编码cod、电阻r1和忆阻器m；所述电阻r1和忆阻器m间通过二极管vd1输出存储信号值；n位地址选择器的位信号输入端通过二极管vd2连接至编码cod和电阻r1之间；采用基于fgmos管扩容的方法对忆阻器存储阵列的输出存储信号值进行标记，进而实现扩容；基于fgmos管的扩容单元包括依次串联的电阻r2和fgmos管t1；电阻r2另一端连接至n位地址选择器的位信号输入端，fgmos管t1另一端连接至忆阻器m与vd之间；电阻r2与fgmos管t1间通过二极管vd3输出存储信号标记；存储外围工作电路mem-reg several voltage每个输出端连接至fgmos管t1的栅极，进行栅极控制；每一行fgmos管由同一个存储外围工作电路进行栅极控制；同一列忆阻器存储单元和扩容单元共用一个位信号输入端。
6.进一步地，所述存储外围工作电路单元采用2t1m结构，包括依次串联于vs-和vd-两端的2t编码组件、电阻r-1和忆阻器m-1；所述2t编码组件两端通过连接控制脉冲信号{wl}和{wl-}实现忆阻器m-1编程；电压输入端vin-通过二极管vd4连接至2t编码组件和电阻r-1之间；所述电阻r-1和忆阻器m-1之间连接晶体管t-1的集电极；晶体管t-1基极由寄存器reg提供外部控制；晶体管t-1发射极经由输出端口p1连接至对应fgmos管的栅极。
7.一种采用上述基于fgmos管扩容的忆阻器存储阵列的工作方法，包括以下步骤：
8.步骤s1、首先对忆阻器存储阵列进行编程；编程完成后，对fgmos管进行编程，向
fgmos管的栅极输入固定电荷量；
9.步骤s2、对存储外围工作电路中的2t1m结构进行编程，即通过控制脉冲信号{wl}和{wl-}对忆阻器{m-}进行编程，此时n位地址选择器的位信号输入端停止输入信号；
10.步骤s3、忆阻器存储阵列编码完毕后，编码cod部分和存储外围工作电路中2t编码组件停止工作；将存储外围工作电路中输出端vd-接地，控制寄存器reg打开晶体管{t-}，电压输入端vin-输入信号，电阻{r-}和忆阻器{m-}之间的电压输出信号经过晶体管{t-}，由输出端口{p-}输出至对应fgmos管的栅极；
11.步骤s4、将vd端信号接地，由n位地址选择器输出具体位信号，选择读取列，分别输入至个忆阻器存储单元和扩容单元；此时存储信号值经由二极管{vd1}输出，存储信号标记经由二极管{vd3}输出；
12.步骤s5、重复步骤s3-s4，即可输出所选该列的存储信号值和存储信号标记；
13.步骤s6、通过n位地址选择器选择其他列，输入对应位信号，重复上述步骤s3-s5，即可获得所有包括存储信号值和存储信号标记的输出存储信号。
14.有益效果：
15.本发明提供的基于fgmos管扩容的忆阻器存储阵列及工作方法，以2t1m的忆阻存储电路为基础，扩容的方式采用了fgmos管的多层次、可编程特点，通过双线的二元输出方式，数倍扩充了忆阻存储电路的存储范围。通过采用高性能fgmos管控制的电路输出信号充当存储信号标记，保证了2t1m的忆阻存储电路在存储多种类数据的优势，从而使多态忆阻器在存储电路中的应用具有更好的适用性。
附图说明
16.图1是本发明提供的基于fgmos管扩容的忆阻器存储单元结构示意图；
17.图2是本发明提供的基于2t1m结构的存储外围工作电路mem-reg several voltage单个输出结构示意图；
18.图3是本发明提供的基于2t1m结构的存储外围工作电路mem-reg several voltage在4路输出情况下的结构示意图；
19.图4是本发明提供的存储外围工作电路mem-reg several voltage的原理框图；
20.图5是本发明提供的4字4线忆阻存储阵列结构框图；
21.图6是本发明提供的n字s线忆阻存储阵列结构框图。
具体实施方式
22.下面结合附图对本发明作更进一步的说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
23.本发明首先提供了一种基于fgmos管(浮栅极mos管)扩容的忆阻器存储阵列结构，其中单个忆阻器存储单元结构如图1所示，包括依次串联于vs和vd两端的编码cod、电阻r1和忆阻器m；所述电阻r1和忆阻器m间通过二极管vd1输出存储信号值；n位地址选择器的位信号输入端通过二极管vd2连接至编码cod和电阻r1之间；本发明采用基于fgmos管扩容的方法对忆阻器存储阵列的输出存储信号值进行标记，进而实现扩容。具体地，基于fgmos管
的扩容单元包括依次串联的电阻r2和fgmos管t1；电阻r2另一端连接至n位地址选择器的位信号输入端，fgmos管t1另一端连接至忆阻器m与vd之间；电阻r2与fgmos管t1间通过二极管vd3输出存储信号标记；存储外围工作电路mem-reg several voltage每个输出端连接至fgmos管t1的栅极，进行栅极控制；同一列忆阻器存储单元和扩容单元共用一个位信号输入端。
24.存储外围工作电路mem-reg several voltage的单元具体结构如图2所示，主体结构采用2t1m结构，包括依次串联于vs-和vd-两端的2t编码组件、电阻r-1和忆阻器m-1；所述2t编码组件两端通过连接控制脉冲信号{wl}和{wl-}实现忆阻器m-1编程；电压输入端vin-通过二极管vd4连接至2t编码组件和电阻r-1之间；所述电阻r-1和忆阻器m-1之间连接晶体管t-1的集电极；晶体管t-1基极由寄存器reg提供外部控制；晶体管t-1发射极经由输出端口p1连接至对应fgmos管的栅极。
25.存储外围工作电路整体结构如图3-4所示，其中每一行fgmos管由同一个存储外围工作电路进行栅极控制。
26.本发明提供的基于fgmos管扩容的忆阻器存储阵列的核心思想在于，首先对存储外围工作电路和主电路忆阻器存储阵列部分进行预编码，再通过fowler-nordheim隧穿的方式对fgmos进行编码，即在带负电的源极和带正电的控制栅极之间施加强电场来实现；通过对外围存储电路输入工作电压(vin-、vd-)，控制寄存器reg打开对应晶体管，使外围电路输出控制信号输入至相应fgmos管栅极控制端；通过n位地址选择器选择需要输出的存储信号值和存储标记信号的列(位线)，输入对应列的位线信号，同时将该列(位线)的存储信号值和存储标记信号输出，通过二者组合，实现在现有技术中只能识别存储信号值的基础上的成倍扩容；经过多次选择通过n位地址选择器选择需要输出的存储信号值和存储标记信号的其他列(位线)，依次将整个fgmos对应的忆阻存储阵列中对应列存储单元的存储信号值和存储标记信号输出。由于通过存储外围工作电路输入至fgmos管栅极的信号大小存在差异(如图2所示，由输入电压和控制寄存器reg决定)，因此最终输入的信号中存储标记信号存在多种形式，可以实现扩大存储范围的效果。
27.对照图5-6，具体工作方法如下：
28.步骤s1、首先对忆阻器存储阵列进行编程；编程完成后，对fgmos管进行编程，向fgmos管的栅极输入固定电荷量；
29.步骤s2、对存储外围工作电路中的2t1m结构进行编程，即通过控制脉冲信号{wl}和{wl-}对忆阻器{m-}进行编程，此时n位地址选择器的位信号输入端停止输入信号；
30.步骤s3、忆阻器存储阵列编码完毕后，编码cod部分和存储外围工作电路中2t编码组件停止工作；将存储外围工作电路中输出端vd-接地，控制寄存器reg打开晶体管{t-}，电压输入端vin-输入信号，电阻{r-}和忆阻器{m-}之间的电压输出信号经过晶体管{t-}，由输出端口{p-}输出至对应fgmos管的栅极；
31.步骤s4、将vd端信号接地，由n位地址选择器输出具体位信号，选择读取列，分别输入至个忆阻器存储单元和扩容单元；此时存储信号值经由二极管{vd1}输出，存储信号标记经由二极管{vd3}输出；
32.步骤s5、重复步骤s3-s4，即可输出所选该列的存储信号值和存储信号标记；
33.步骤s6、通过n位地址选择器选择其他列，输入对应位信号，重复上述步骤s3-s5，
即可获得所有包括存储信号值和存储信号标记的输出存储信号。
34.以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：

1.一种基于fgmos管扩容的忆阻器存储阵列，其特征在于，单个忆阻器存储单元包括依次串联于vs和vd两端的编码cod、电阻r1和忆阻器m；所述电阻r1和忆阻器m间通过二极管vd1输出存储信号值；n位地址选择器的位信号输入端通过二极管vd2连接至编码cod和电阻r1之间；采用基于fgmos管扩容的方法对忆阻器存储阵列的输出存储信号值进行标记，进而实现扩容；基于fgmos管的扩容单元包括依次串联的电阻r2和fgmos管t1；电阻r2另一端连接至n位地址选择器的位信号输入端，fgmos管t1另一端连接至忆阻器m与vd之间；电阻r2与fgmos管t1间通过二极管vd3输出存储信号标记；存储外围工作电路mem-reg several voltage每个输出端连接至fgmos管t1的栅极，进行栅极控制；每一行fgmos管由同一个存储外围工作电路进行栅极控制；同一列忆阻器存储单元和扩容单元共用一个位信号输入端；所述存储外围工作电路单元采用2t1m结构，包括依次串联于vs-和vd-两端的2t编码组件、电阻r-1和忆阻器m-1；所述2t编码组件两端通过连接控制脉冲信号{wl}和{wl-}实现忆阻器m-1编程；电压输入端vin-通过二极管vd4连接至2t编码组件和电阻r-1之间；所述电阻r-1和忆阻器m-1之间连接晶体管t-1的集电极；晶体管t-1基极由寄存器reg提供外部控制；晶体管t-1发射极经由输出端口p1连接至对应fgmos管的栅极。2.一种基于权利要求1所述基于fgmos管扩容的忆阻器存储阵列的工作方法，其特征在于，包括以下步骤：步骤s1、首先对忆阻器存储阵列进行编程；编程完成后，对fgmos管进行编程，向fgmos管的栅极输入固定电荷量；步骤s2、对存储外围工作电路中的2t1m结构进行编程，即通过控制脉冲信号{wl}和{wl-}对忆阻器{m-}进行编程，此时n位地址选择器的位信号输入端停止输入信号；步骤s3、忆阻器存储阵列编码完毕后，编码cod部分和存储外围工作电路中2t编码组件停止工作；将存储外围工作电路中输出端vd-接地，控制寄存器reg打开晶体管{t-}，电压输入端vin-输入信号，电阻{r-}和忆阻器{m-}之间的电压输出信号经过晶体管{t-}，由输出端口{p-}输出至对应fgmos管的栅极；步骤s4、将vd端信号接地，由n位地址选择器输出具体位信号，选择读取列，分别输入至个忆阻器存储单元和扩容单元；此时存储信号值经由二极管{vd1}输出，存储信号标记经由二极管{vd3}输出；步骤s5、重复步骤s3-s4，即可输出所选该列的存储信号值和存储信号标记；步骤s6、通过n位地址选择器选择其他列，输入对应位信号，重复上述步骤s3-s5，即可获得所有包括存储信号值和存储信号标记的输出存储信号；步骤s7、当对忆阻器存储阵列进行格式化时，分别对忆阻器存储阵列和存储外围工作电路中的忆阻器{m}和{m-}进行信息擦除。

技术总结

本发明公开了一种基于FGMOS管扩容的忆阻器存储阵列及工作方法，充分利用了FGMOS的可编程特点，在双元输出的情况下，不仅可以实现忆阻器存储阵列信号存储和读取，而且通过为每个存储单元的输出信号赋予存储标记信号，通过FGMOS管输出不同的存储标记信号，结合已有的存储信号值，可以数倍地扩充存储阵列的信号存储范围；而且在存储外围工作电路的设计方面，兼顾了忆阻器的性能特点，使用者可以根据是否需要划分信号进行对FGMOS进行状态编程。需要划分信号进行对FGMOS进行状态编程。需要划分信号进行对FGMOS进行状态编程。