首页 > 专利学习

编程和验证非易失性存储器装置中的数据的设备和方法与流程

编程和验证非易失性存储器装置中的数据的设备和方法
1.相关申请的交叉引用
2.本技术要求于2021年9月17日提交的、申请号为10-2021-0124804的韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入本文。
技术领域
3.本公开的各个实施例总体上涉及一种存储器装置，并且具体地，涉及一种用于对非易失性存储器装置中的数据进行编程和验证的设备和方法。

背景技术：

4.存储器系统是使用诸如以下的半导体实现的存储装置：硅(si)、锗(ge)、砷化镓(gaas)、磷化铟(inp)等。存储器系统被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置是在电源中断时其中存储的数据丢失的存储器装置。易失性存储器装置的代表性示例包括静态ram(sram)、动态ram(dram)、同步dram(sdram)等。非易失性存储器装置是即使电源中断时仍保留其中存储的数据的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变随机存取存储器(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。闪速存储器主要被分类为nor型存储器和nand型存储器。

技术实现要素：

5.本公开的各个实施例涉及可以通过包括两种不同类型的施加操作和两种不同类型的验证操作的编程操作来将数据存储在非易失性存储器装置中的设备。
6.根据本发明的实施例，一种非易失性存储器装置可以包括：存储器单元阵列，包括联接在多条字线和多条位线之间的多个存储器单元；外围电路，适用于：执行模糊操作，模糊操作包括将第一施加电压施加到多条字线之中的所选择的字线的第一施加操作和将电平等于或高于目标阈值电压的电平的第一验证电压施加到所选择的字线的第一验证操作，并且执行精细操作，精细操作包括将第二施加电压施加到所选择的字线的第二施加操作和施加电平等于目标阈值电压的电平的第二验证电压的第二验证操作；以及控制逻辑电路，适用于：根据各自的阈值电压高于第一验证电压的存储器单元的数量是否等于或大于第一预定数量来确定是否完全执行模糊操作，作为第一验证操作的结果，并且根据各自的阈值电压低于第二验证电压的存储器单元的数量是否小于或等于第二预定数量来确定是否完全执行精细操作，作为第二验证操作的结果。
7.根据本发明的实施例，一种非易失性存储器装置的操作方法，该操作方法可以包括：执行模糊操作，模糊操作包括将第一施加电压施加到多条字线之中的所选择的字线的第一施加操作和将电平等于或高于目标阈值电压的电平的第一验证电压施加到所选择的字线的第一验证操作；执行以下第一确定作为第一验证操作的结果：根据各自的阈值电压高于第一验证电压的存储器单元的数量是否等于或大于第一预定数量来确定是否完全执
行模糊操作；并且执行精细操作，精细操作包括将第二施加电压施加到所选择的字线的第二施加操作和施加电平等于目标阈值电压的电平的第二验证电压的第二验证操作；并且执行以下第二确定作为第二验证操作的结果：根据各自的阈值电压低于第二验证电压的存储器单元的数量是否小于或等于第二预定数量来确定是否完全执行精细操作。
8.根据本发明的实施例，一种非易失性存储器装置的操作方法，该非易失性存储器装置包括单元的行，该操作方法可以包括：对该行执行模糊编程操作；执行通过将等于或高于目标阈值电压的模糊验证电压施加到该行并且将模糊感测电压施加到各个单元的列来验证模糊编程操作的模糊验证操作；当验证模糊编程操作成功时，对该行执行精细编程操作；并且执行通过将等于目标阈值电压的精细验证电压施加到该行并且将高于模糊感测电压的精细感测电压施加到列来验证精细编程操作的精细验证操作。当各自的阈值电压高于模糊验证电压的单元的数量大于第一阈值时，模糊编程操作可以被验证为成功，并且当各自的阈值电压低于模糊验证电压的单元的数量小于第二阈值时，精细编程操作可以被验证为成功。
9.可从本公开获得的技术属性不限于本文中描述的那些，并且本公开所属领域的技术人员将通过以下描述理解本文中未描述的其他技术属性。
附图说明
10.图1是示出根据本公开的实施例的存储器系统的示图。
11.图2是示出根据本公开的实施例的图1所示的存储器装置的详细示图。
12.图3是示出根据本公开的实施例的图2所示的存储块的详细示图。
13.图4是示出根据本公开的实施例的图2所示的存储器装置的详细示图。
14.图5是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的示图。
15.图6a和图6b是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的执行顺序的示图。
16.图7是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的示例的示图。
17.图8是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的另一示例的示图。
18.图9是示出根据本公开的实施例的图2所示的页面缓冲器的详细示图。
19.图10是示出根据本公开的实施例的图9所示的页面缓冲器的操作的示图。
具体实施方式
20.下面参照附图描述本公开的各个实施例。然而，本公开的元件和特征可以被不同地配置或布置以形成其他实施例，其他实施例可以是所公开的实施例中的任意一个的变型。
21.在本公开中，对“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各个实施例”、“其他实施例”、“可选实施例”等中包括的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示本公开的一个或多个实施例中包括任何此类特征，但是可以或不一定组合在相同的实施例中。
22.在本公开中，术语“包含”、“包含有”、“包括”和“包括有”是开放式的。如所附权利要求书中使用的，这些术语指定存在所陈述的元件并且不排除存在或添加一个或多个其他元件。权利要求中的术语不排除设备包括附加组件(例如，接口单元、电路等)。
23.在本公开中，可以将各种单元、电路或其他组件描述或要求保护为“被配置为”执行一个或多个任务。在此类语境中，“被配置为”用于通过指示块/单元/电路/组件包括在操作期间执行一个或多个任务的结构(例如，电路)来表示结构。因此，即使在指定的块/单元/电路/组件当前不操作(例如，没有接通也没有激活)时，也可以说块/单元/电路/组件被配置为执行任务。与“被配置为”语言一起使用的块/单元/电路/组件包括硬件，例如，电路、存储可运行以实现操作的程序指令的存储器等。此外，“被配置为”可以包括由软件和/或固件(例如，fpga或运行软件的通用处理器)操纵以能够执行待解决的任务的方式操作的通用结构(例如，通用电路)。“被配置为”还可以包括调整制造工艺(例如，半导体制造设施)以制造实施或执行一个或多个任务的装置(例如，集成电路)。
24.在本公开中使用时，术语“电路”或“逻辑”是指以下全部：(a)纯硬件电路实施方案(诸如仅在模拟和/或数字电路中的实施方案)以及(b)电路和软件(和/或固件)的组合，诸如(如果适用的话)：(i)处理器的组合，或(ii)处理器/软件(包括一起工作以使诸如移动电话或服务器的设备执行各种功能的数字信号处理器、软件和存储器)的部分，以及(c)需要用于操作的软件或固件的电路，诸如微处理器或微处理器的一部分，即使该软件或固件实际上不存在。“电路”或“逻辑”的这个定义适用于该术语在本技术中、包括在任何权利要求中的所有使用。作为进一步的示例，在本技术中使用时，术语“电路”或“逻辑”还涵盖仅一个处理器(或多个处理器)或处理器的一部分以及它的(或它们的)附随的软件和/或固件的实施方案。如果适用于特别声明的元件，术语“电路”或“逻辑”还涵盖存储装置的集成电路。
25.在本文中使用时，术语“第一”、“第二”、“第三”等用作术语之后的名词的标签，并且不表示任何类型的(例如，空间的、时间的、逻辑的等)排序。术语“第一”和“第二”不一定表示第一个值必须写入在第二个值之前。进一步，尽管在本文中术语可以用于识别各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开，否则会具有相同或相似名称。例如，可以将第一电路与第二电路区分开。
26.进一步，术语“基于”用于描述影响确定的一个或多个因素。该术语不排除可以影响确定的额外的因素。也就是说，确定可以仅基于那些因素或至少部分地基于那些因素。例如，短语“基于b确定a”。尽管在这种情况下，b是影响a的确定的因素，但这种短语不排除a的确定也基于c。在其他情况下，可以仅基于b来确定a。
27.在本文中，数据的项、数据项、数据条目或数据的条目可以是位序列。例如，数据项可以包括文件的内容、文件的一部分、存储器中的页面、面向对象的程序中的对象、数字消息、数字扫描图像、视频或音频信号的一部分、元数据或可以由一系列位表示的任何其他实体。根据实施例，数据项可以包括离散对象。根据另一实施例，数据项可以包括两个不同组件之间的传输数据包内的信息单元。
28.图1是示出根据本公开的实施例的存储器系统的示图。
29.参照图1，数据处理系统100可以包括与存储器系统110接合或可操作地联接的主机102。
30.主机102可以包括诸如移动电话、mp3播放器和膝上型计算机等的便携式电子装
置，以及诸如台式计算机、游戏机、电视(tv)、投影仪等的电子装置。
31.主机102还包括通常可以管理和控制在主机102中执行的功能和操作的至少一个操作系统(os)。os可以提供与存储器系统110接合的主机102和使用存储器系统110的用户之间的互操作性。os可以支持与用户的请求相对应的功能和操作。作为示例而非限制，根据主机102的移动性，os可以被分类为通用操作系统和移动操作系统。根据系统要求或用户环境，通用操作系统可以被分为个人操作系统和企业操作系统。包括windows和chrome的个人操作系统可以用于支持一般用途的服务。但是包括windows servers、linux、unix等的企业操作系统可以专门用于获得和支持高性能。进一步，移动操作系统可以包括android、ios、windows mobile等。移动操作系统可以用于支持针对移动性的服务或功能(例如，省电功能)。主机102可以包括多个操作系统。主机102可以运行与存储器系统110互锁的、与用户的请求相对应的多个操作系统。主机102可以将与用户的请求相对应的多个命令传输到存储器系统110中，从而执行与存储器系统110内的命令相对应的操作。
32.存储器系统110响应于来自主机102的请求而操作，并且具体地，存储待由主机102访问的数据。存储器系统110可以用作主机102的主存储器装置或辅助存储器装置。根据与主机102联接的主机接口协议，存储器系统110可以被实施为各种类型的存储装置中的任意一种。例如，存储器系统110可以被实施为以下中的任意一种：固态驱动器(ssd)、多媒体卡(例如，mmc、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)和微型mmc)、安全数字卡(例如，sd、迷你sd和微型sd)、通用串行总线(usb)存储装置、通用闪存(ufs)装置、紧凑型闪存(cf)卡、智能媒体卡和记忆棒。
33.存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储待由主机102访问的数据。控制器130可以控制将数据存储在存储器装置150中的操作。
34.存储器系统110中包括的控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置可以包括在上面的示例中讨论的各种类型的存储器系统中的任意一种之中。
35.作为示例而非限制，控制器130和存储器装置150可以利用ssd来实施。当将存储器系统110用作ssd时，连接到存储器系统110的主机102的操作速度可以比利用硬盘实施的主机102的操作速度提高更多。另外，控制器130和存储器装置150可以集成到一个半导体装置中以形成诸如以下的存储卡：pc卡(pcmcia)、紧凑型闪存(cf)卡、诸如智能媒体卡(sm、smc)的存储卡、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc)、安全数字(sd)卡(sd、迷你sd、微型sd、sdhc)、通用闪速存储器等。
36.存储器系统110可以被配置为诸如以下的一部分：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(dmb)播放器、3维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器装置、能够在无线环境中传输和接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、射频识别(rfid)装置或配置计算系统的各种组件中的一种。
37.存储器装置150可以是非易失性存储器装置并且即使不供电时也可以保留其中存
储的数据。存储器装置150可以通过写入操作来存储主机102提供的数据并且通过读取操作向主机102提供其中存储的数据。
38.存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面。在实施例中，每个页面可以是将数据存储在存储器装置150中或者读取存储器装置150中存储的数据的单位。
39.存储块可以是擦除数据的单位。在实施例中，存储器装置150可以采用诸如以下的许多可选形式：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器装置、电阻式ram(rram)、相变随机存取存储器ram(pram)、磁阻式ram(mram)、铁电ram(fram)或自旋转移力矩ram(stt-ram)。在本说明书中，为了便于描述，将基于存储器装置150是nand闪速存储器进行描述。
40.存储器装置150可以从控制器130接收命令和地址，并且可以访问存储器单元阵列的、由地址选择的区域。也就是说，存储器装置150可以对由地址选择的区域执行由命令指示的操作。例如，存储器装置150可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置150可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置150可以从由地址选择的区域中读取数据。在擦除操作期间，存储器装置150可以擦除由地址选择的区域中存储的数据。
41.控制器130控制存储器系统110的全部操作。
42.当向存储器系统110供电时，控制器130可以运行固件(fw)。当存储器装置150是闪速存储器装置时，控制器130可以运行诸如闪存转换层(ftl)的固件以控制主机102与存储器装置150之间的通信。
43.在实施例中，控制器130可以从主机102接收数据和逻辑块地址(lba)，并且可以将逻辑块地址转换为指示包括在存储器装置150中的并且待存储数据的存储器单元的地址的物理块地址(pba)。在本说明书中，逻辑块地址(lba)和逻辑地址可以以相同的意义使用。在本说明书中，物理块地址(pba)和物理地址可以以相同的意义使用。
44.控制器130可以控制存储器装置150，以便响应于从主机102接收到的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，控制器130可以向存储器装置150提供编程命令、物理块地址和数据。
45.在读取操作期间，控制器130可以向存储器装置150提供读取命令和物理块地址。在擦除操作期间，控制器130可以向存储器装置150提供擦除命令和物理块地址。
46.在实施例中，控制器130可以自动生成命令、地址和数据而不考虑来自主机102的请求，并且将命令、地址和数据传输到存储器装置150。例如，控制器130可以向存储器装置150提供命令、地址和数据以执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
47.在实施例中，控制器130可以控制两个或更多个存储器装置100。在这种情况下，控制器130可以根据交错方案来控制存储器装置100，以提高操作性能。交错方案可以是使至少两个存储器装置100的操作周期彼此重叠的操作方式。
48.主机102可以使用诸如以下的各种通信标准或接口中的至少一种与存储器系统
110通信：通用串行总线(usb)、串行at附件(sata)、串列scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)以及低负载dimm(lrdimm)通信方法。
49.图2是示出根据本公开的实施例的图1所示的存储器装置的详细示图。
50.参照图2，存储器装置150可以包括存储器单元阵列151、外围电路152和控制逻辑电路153。
51.存储器单元阵列151可以包括多个存储块blk1至blkz。多个存储块blk1至blkz可以通过行线rl连接到地址解码器155。多个存储块blk1至blkz可以通过位线bl1至bln连接到页面缓冲器组156。存储块blk1至blkz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。连接到同一字线的存储器单元可以被定义为一个页面。因此，一个存储块可以包括多个页面。
52.行线rl可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。
53.存储器单元阵列151中包括的存储器单元可以被配置为每个存储1位数据的单层单元(slc)、每个存储2位数据的多层单元(mlc)、每个存储3位数据的三层单元(tlc)或每个存储4位数据的四层单元(qlc)。
54.外围电路152可以被配置为对存储器单元阵列151中所选择的区域执行编程操作、读取操作或擦除操作。外围电路152可以驱动存储器单元阵列151。例如，外围电路152可以向行线rl和位线bl1至bln施加各种操作电压或释放所施加的电压。
55.外围电路152可以包括行解码器155、电压生成器154、页面缓冲器组156、输入/输出电路157以及感测电路158。
56.外围电路152可以驱动存储器单元阵列151。例如，外围电路152可以驱动存储器单元阵列151以执行编程操作、读取操作和擦除操作。
57.地址解码器155可以通过行线rl连接到存储器单元阵列151。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。
58.地址解码器155可以被配置为响应于控制逻辑电路153的控制而操作。地址解码器155可以从控制逻辑电路153接收地址radd。
59.地址解码器155可以被配置为对接收到的地址radd中的块地址进行解码。地址解码器155可以根据经解码的块地址在存储块blk1至blkz之中选择至少一个存储块。地址解码器155可以被配置为对接收到的地址radd的行地址进行解码。地址解码器155可以根据经解码的行地址在所选择的存储块的字线之中选择至少一条字线。地址解码器155可以将电压生成器154供应的操作电压vop施加到所选择的字线。
60.在编程操作期间，地址解码器155可以将编程电压施加到所选择的字线并且将低于编程电压的通过电压施加到未选择的字线。在编程验证操作中，地址解码器155可以将验证电压施加到所选择的字线，并且将高于验证电压的验证通过电压施加到未选择的字线。
61.在读取操作期间，地址解码器155可以将读取电压施加到所选择的字线并且将高于读取电压的读取通过电压施加到未选择的字线。
62.可以以存储块为单位执行存储器装置150的擦除操作。在擦除操作期间输入到存储器装置150的地址addr包括块地址。地址解码器155可以对块地址进行解码并且根据经解
码的块地址来选择至少一个存储块。在擦除操作期间，地址解码器155可以将接地电压(ground voltage)施加到所选择的存储块的字线。
63.电压生成器154可以被配置为通过使用供应到存储器装置150的外部电源电压来生成多个操作电压vop。电压生成器154可以响应于控制逻辑电路153的控制而操作。
64.在实施例中，电压生成器154可以调节外部电源电压并且生成内部电源电压。由电压生成器154生成的内部电源电压可以用作存储器装置150的操作电压。
65.在实施例中，电压生成器154可以通过使用外部电源电压或内部电源电压来生成多个操作电压vop。电压生成器154可以被配置为生成存储器装置150所需的各种电压。例如，电压生成器154可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
66.电压生成器154可以包括接收内部电源电压的多个泵浦电容器以生成具有各种电压电平的多个操作电压，并且响应于控制逻辑电路153的控制通过选择性地激活多个泵浦电容器来生成多个操作电压。
67.所生成的操作电压vop可以通过地址解码器155供应到存储器单元阵列151。
68.页面缓冲器组156可以包括多个页面缓冲器pb1至pbm。多个页面缓冲器pb1至pbm可以分别通过位线bl1至blm连接到存储器单元阵列151。多个页面缓冲器pb1至pbm可以响应于控制逻辑电路153的控制而操作。
69.多个页面缓冲器pb1至pbm可以与数据输入/输出电路157通信数据data。在编程操作期间，多个页面缓冲器pb1至pbm可以通过数据输入/输出电路157和数据线dl接收待存储的数据data。
70.在编程操作期间，当编程电压被施加到所选择的字线时，多个页面缓冲器pb1到pbm可以通过位线bl1到blm将通过数据输入/输出电路157接收的数据data传输到所选择的存储器单元。可以根据所传输的数据data来对所选择的页面的存储器单元进行编程。连接到施加了编程允许电压(例如接地电压)的位线的存储器单元可以具有升高的阈值电压。连接到施加了编程禁止电压(例如电源电压)的位线的存储器单元的阈值电压可以保持。在编程验证操作期间，多个页面缓冲器pb1至pbm通过位线bl1至blm从所选择的存储器单元读取存储在存储器单元中的数据data。
71.在读取操作期间，页面缓冲器组156可以通过位线bl从所选择的页面的存储器单元读取数据data并且将所读取的数据data存储在多个页面缓冲器pb1至pbm中。
72.在擦除操作期间，页面缓冲器组156可以使位线bl浮置。在实施例中，页面缓冲器组156可以包括列选择电路。
73.数据输入/输出电路157可以通过数据线dl连接到多个页面缓冲器pb1至pbm。数据输入/输出电路157可以响应于控制逻辑电路153的控制而操作。
74.数据输入/输出电路157可以包括接收输入到其中的数据data的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路157可以从控制器130(参照图1)接收待存储的数据data。数据输入/输出电路157可以在读取操作期间将从页面缓冲器组156中包括的多个页面缓冲器pb1至pbm传输的数据data输出到控制器130(参照图1)。
75.在读取操作或验证操作期间，感测电路158可以响应于控制逻辑电路153生成的允许位vrybit来生成参考电流，并且通过将从页面缓冲器组156接收的感测电压vpb与由参考
电流产生的参考电压进行比较，将通过信号pass或失败信号fail输出到控制逻辑电路153。
76.控制逻辑电路153可以连接到地址解码器155、电压生成器154、页面缓冲器组156、数据输入/输出电路157和感测电路158。控制逻辑电路153可以被配置为控制存储器装置150的全部操作。控制逻辑电路153可以响应于从外部装置传输的命令cmd来操作。
77.控制逻辑电路153可以响应于命令cmd和地址addr来生成各种信号，并且控制外围电路152中包括的其他组件154至158。例如，控制逻辑电路153可以响应于命令cmd和地址addr来生成操作信号opsig、地址radd、读取和写入电路控制信号pbsignals以及允许位vrybit。控制逻辑电路153可以将操作信号opsig输出到电压生成器154，将地址radd输出到地址解码器155，将读取和写入控制信号pbsignals输出到页面缓冲器组156并且将允许位vrybit输出到感测电路158。另外，控制逻辑电路153可以响应于感测电路158输出的通过信号pass或失败信号fail来确定验证操作是通过还是失败。
78.图3是示出根据本公开的实施例的图2所示的存储块的详细示图。
79.参照图3，相互平行布置的多条字线可以连接在第一选择线与第二选择线之间。第一选择线可以是源极选择线ssl，而第二选择线可以是漏极选择线dsl。更具体地，存储块blki可以包括连接在位线bl1至bln与公用源极线csl之间的多个存储器单元串st。位线bl1至blm可以分别连接到存储器单元串st，并且公共源极线csl可以共同连接到存储器单元串st。由于存储器单元串st可以具有相同的配置，因此有代表性地详细描述连接到第一位线bl1的存储器单元串st。
80.存储器单元串st可以包括串联连接在公共源极线csl和第一位线bl1之间的源极选择晶体管sst、多个存储器单元mc1至mc16以及漏极选择晶体管dst。一个存储器单元串st中可以包括至少一个漏极选择晶体管dst，并且可以包括比图中所示的更多的源极选择晶体管sst和存储器单元mc1至mc16。
81.源极选择晶体管sst的源极可以连接到公共源极线csl，并且漏极选择晶体管dst的漏极可以连接到第一位线bl1。存储器单元mc1至mc16可以串联连接在源极选择晶体管sst与漏极选择晶体管dst之间。不同存储器单元串st中包括的源极选择晶体管sst的栅极可以连接到源极选择线ssl，不同存储器单元串st中包括的漏极选择晶体管dst的栅极可以连接到漏极选择线dsl，并且存储器单元mc1至mc16的栅极可以分别连接到多条字线wl1至wl16。不同存储器单元串st中包括的存储器单元之中的、连接到相同字线的一组存储器单元可以称为物理页面pg。因此，存储块blki中可以包括与字线wl1至wl16的相同数量的物理页面pg。
82.一个存储器单元可以存储1位数据。这通常称为单层单元(slc)。在这种情况下，一个物理页面pg可以存储一个逻辑页面(lpg)数据。一个逻辑页面lpg数据可以包括与一个物理页面pg中包括的单元的相同数量的数据位。
83.一个存储器单元可以存储两位或更多位的数据。在这种情况下，一个物理页面ppg可以存储两个或更多个逻辑页面(lpg)数据。
84.图4是示出根据本公开的实施例的图2所示的存储器装置150的详细示图。
85.图5是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的示图。
86.图6a和图6b是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的执行顺序的示图。
87.参照图4，存储器装置150可以包括存储器单元阵列151、编程和验证电路41、电压生成器154和编程操作控制单元43。
88.参照图2描述的外围电路152可以包括编程和验证电路41以及电压生成器154。编程和验证电路41可以包括图2所示的地址解码器155、感测电路158、页面缓冲器组156和数据输入/输出电路157。参照图2描述的控制逻辑电路153可以包括编程操作控制单元43。也就是说，下面将描述的编程和验证电路41的操作可以是外围电路152的操作，并且编程操作控制单元43的操作可以是控制逻辑电路153的操作。
89.存储器单元阵列151可以包括多个存储器单元。存储器单元阵列151可以通过连接到多个存储器单元的多条字线wl连接到编程和验证电路41。存储器单元阵列151可以通过连接到多个存储器单元的多条位线bl连接到编程和验证电路41。多条字线wl和多条位线bl可以如图3中所描述的那样交叉连接。
90.电压生成器154可以响应于电压生成信号v_gen生成对存储器单元的操作所需的操作电压vop。在操作电压vop之中，施加到字线的电压可以是字线电压。电压生成器154可以向编程和验证电路41提供所生成的操作电压vop。
91.编程和验证电路41可以从电压生成器154接收操作电压vop。编程和验证电路41可以执行包括模糊操作和精细操作的编程操作，使得多条字线wl之中被选择为编程目标的字线中包括的多个存储器单元具有预定的目标阈值电压。模糊操作可以包括第一施加操作和第一验证操作，精细操作可以包括第二施加操作和第二验证操作。在模糊操作中包括的第一验证操作期间，编程和验证电路41可以将电平等于或高于用于编程操作的目标阈值电压的电平的第一验证电压施加到被选择为编程目标的字线。在精细操作中包括的第二验证操作期间，编程和验证电路41可以将电平等于用于编程操作的目标阈值电压的电平的第二验证电压施加到被选择为编程目标的字线。
92.编程操作控制单元43可以在模糊操作中包括的第一验证操作期间，根据被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压的存储器单元的数量是否等于或大于第一预定数量，来确定是否已经完全执行模糊操作。编程操作控制单元43可以在精细操作中包括的第二验证操作期间，根据被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压的存储器单元的数量是否小于或等于第二预定数量，来确定是否已经完全执行精细操作。
93.在模糊操作中包括的第一验证操作期间，编程操作控制单元43可以控制编程和验证电路41重复执行模糊操作直到完全执行模糊操作为止。也就是说，当确认在模糊操作中包括的第一验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压的存储器单元的数量小于第一预定数量时，编程操作控制单元43可以控制编程和验证电路41重复执行模糊操作中包括的第一施加操作和第一验证操作。
94.当在模糊操作中包括的第一验证操作期间确定已经完全执行模糊操作时，编程操作控制单元43可以控制编程和验证电路41开始执行精细操作。也就是说，当确认在模糊操作中包括的第一验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压的存储器单元的数量等于或大于第一预定数量时，编程操作控制单元43可以控制编程和验证电路41执行精细操作中包括的第二施加操作和第二验证操作。
95.在精细操作中包括的第二验证操作期间，编程操作控制单元43可以控制编程和验证电路41重复执行精细操作直到完全执行精细操作为止。也就是说，当确认在精细操作中包括的第二验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压的存储器单元的数量大于第二预定数量时，编程操作控制单元43可以控制编程和验证电路41重复执行精细操作中包括的第二施加操作和第二验证操作。
96.当在精细操作中包括的第二验证操作期间确定已经完全执行精细操作时，编程操作控制单元43可以控制编程和验证电路41终止编程操作。也就是说，当确认在精细操作中包括的第二验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压的存储器单元的数量小于或等于第二预定数量时，编程操作控制单元43可以确定多个存储器单元具有目标阈值电压，并且控制编程和验证电路41终止编程操作。
97.针对被选择为编程目标的一条字线的模糊操作和精细操作可以不连续。根据实施例，可以对被选择为编程目标的任意一条字线执行模糊操作，并且在对该任意一条字线执行精细操作之前，可以对被选择为编程目标的另一字线执行模糊操作。对被选择为编程目标的任意一条字线执行模糊操作，然后在继续对该任意一条字线执行精细操作之前对被选择为编程目标的另一条字线执行模糊操作，这样做的原因是为了减少字线之间的干扰并改善单元分布。
98.编程操作控制单元43可以控制编程和验证电路41在精细操作中包括的第二验证操作期间将第二感测电压施加到多条位线bl，并且在模糊操作中包括的第一验证操作中将低于第二感测电压的第一感测电压施加到多条位线bl。
99.通常，编程操作中包括的施加操作可以是根据待存储在存储器单元中的数据，将存储器单元的阈值电压升高到与编程操作的目标编程状态相对应的目标阈值电压的操作。
100.而且，通常，编程操作中包括的验证操作可以是验证是否对存储器单元正确执行编程操作的操作。也就是说，验证操作可以是检查已经执行了编程操作的存储器单元的阈值电压是否达到与编程操作的目标编程状态相对应的目标阈值电压的操作。
101.根据实施例的编程操作可以包括两种类型的施加操作。也就是说，根据实施例的编程操作可以包括模糊操作中包括的第一施加操作和精细操作中包括的第二施加操作。
102.参照图4和图5，编程和验证电路41可以对被选择为编程目标的字线中包括的多个存储器单元执行模糊操作中包括的第一施加操作foggy program，从而提高正处于擦除状态的存储器单元的阈值电压vth电平，使得存储器单元可以具有模糊状态中的阈值电压vth电平。
103.编程和验证电路41可以在完全执行模糊操作之后对被选择为编程目标的字线中包括的并且具有模糊状态中的阈值电压vth电平的多个存储器单元执行精细操作中包括的第二施加操作fine program。因此，编程和验证电路41可以提高处于模糊状态的存储器单元的阈值电压vth电平，使得存储器单元可以具有精细状态中的阈值电压vth电平。
104.根据实施例的编程操作可以包括两种类型的验证操作。也就是说，根据实施例的编程操作可以包括模糊操作中包括的第一验证操作和精细操作中包括的第二验证操作。
105.参照图4和图5，编程和验证电路41可以对被选择为编程目标的字线中包括的多个存储器单元执行模糊操作中包括的第一施加操作foggy program，然后执行验证是否已经
正确执行第一施加编程操作foggy program的第一验证操作。当已经正确执行第一施加操作foggy program时，被选择为编程目标的字线中包括的多个存储器单元可以具有模糊状态中的阈值电压vth电平。因此，编程操作控制单元43可以在第一验证操作期间通过编程和验证电路41检查被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压vfo的存储器单元的数量是否等于或大于第一预定数量，并且可以根据检查结果来验证是否已经正确执行第一施加操作foggy program。当在第一验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压vfo的存储器单元的数量小于第一预定数量时，编程操作控制单元43可以确定尚未正确执行第一施加操作foggy program。当在第一验证操作期间被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第一验证电压vfo的存储器单元的数量等于或大于第一预定数量时，编程操作控制单元43可以确定已经正确执行第一施加操作foggy program，从而确定已经完全执行模糊操作。第一预定数量可以是大于1的自然数。第一验证电压vfo可以具有等于或高于与被选择为编程目标的字线中包括的多个存储器单元的目标编程状态相对应的目标阈值电压的电平。
106.编程和验证电路41可以对被选择为编程目标的字线中包括的多个存储器单元执行精细操作中包括的第二施加操作fine program，然后执行验证是否已正确执行第二施加编程操作fine program的第二验证操作。当已经正确执行第二施加编程操作fine program时，被选择为编程目标的字线中包括的多个存储器单元可以具有精细状态中的阈值电压vth电平。因此，编程操作控制单元43可以在第二验证操作期间通过编程和验证电路41检查被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压高于第二验证电压vfi的存储器单元的数量是否小于或等于第二预定数量，并且可以根据检查结果来验证是否已经正确执行第二施加操作fine program。当在第二验证操作期间被选为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压vfi的存储器单元的数量大于第二预定数量时，编程操作控制单元43可以确定尚未正确执行第二施加操作fine program。当在第二验证操作期间被选为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压vfi的存储器单元的数量小于或等于第二预定数量时，编程操作控制单元43可以确定已经正确执行第二施加操作fine program，从而确定已经完全执行精细操作，也就是说，已经完全执行编程操作。第二预定数量可以是大于1的自然数。第一预定数量和第二预定数量可以彼此相同或不同。也就是说，第一预定数量和第二预定数量可以分别单独确定，并且彼此之间可以不具有相关性。第二验证电压vfi可以具有等于与被选择为编程目标的字线中包括的多个存储器单元的目标编程状态相对应的目标阈值电压的电平。
107.通常，可以通过增量步进式脉冲编程(ispp)方法来重复执行编程操作中包括的施加操作和验证操作。也就是说，可以重复执行编程操作中包括的施加操作和验证操作，直到被选择为编程目标的字线中包括的多个存储器单元具有与目标编程状态相对应的目标阈值电压为止。
108.在根据实施例的编程操作中，可以重复执行模糊操作和精细操作，直到完全执行操作中的每一个为止。也就是说，模糊操作可以在编程操作的进入时刻开始，并且在模糊操作中包括的第一验证操作期间重复执行直到完全执行模糊操作为止，并且精细操作可以响
program中使用的第一模糊编程电压vfpm1和第二模糊编程电压vfpm2可以具有如图所示的相同电平。与图中所示的不同，第一模糊编程电压vfpm1和第二模糊编程电压vfpm2的电平可以彼此不同。
116.参照图4、图5和图6b，编程操作控制单元43可以控制编程和验证电路41在第一精细操作fine1中包括的第二施加操作fine program期间将电压生成器154生成的第一精细编程电压vfim1施加到被选择为编程目标的字线，并且提高被选择为编程目标的字线中包括的多个存储器单元的阈值电压电平。随后，编程操作控制单元43可以控制编程和验证电路41在第一精细操作fine1中包括的第二验证操作fine verify期间将第二验证电压vfi施加到被选择为编程目标的字线，并且确认被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压vfi的存储器单元的数量大于第二预定数量。因此，编程操作控制单元43可以控制编程和验证电路41开始执行第二精细操作fine2。
117.编程操作控制单元43可以控制编程和验证电路41在第二精细操作fine2中包括的第二施加操作fine program期间将电压生成器154生成的第二精细编程电压vfim2施加到被选择为编程目标的字线，并且提高被选择为编程目标的字线中包括的多个存储器单元的阈值电压电平。随后，编程操作控制单元43可以控制编程和验证电路41在第二精细操作fine2中包括的第二验证操作fine verify期间将第二验证电压vfi施加到被选择为编程目标的字线，并且确认被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压vfi的存储器单元的数量大于第二预定数量。因此，编程操作控制单元43可以控制编程和验证电路41开始执行第三精细操作fine3。
118.编程操作控制单元43可以控制编程和验证电路41在第三精细操作fine3中包括的第二施加操作fine program期间将电压生成器154生成的第三精细编程电压vfim3施加到被选择为编程目标的字线，并且提高被选择为编程目标的字线中包括的多个存储器单元的阈值电压电平。随后，编程操作控制单元43可以控制编程和验证电路41在第三精细操作fine3中包括的第二验证操作fine verify期间将第二验证电压vfi施加到被选择为编程目标的字线，并且确认被选择为编程目标的字线中包括的多个存储器单元之中各自的阈值电压低于第二验证电压vfi的存储器单元的数量小于或等于第二预定数量。因此，编程操作控制单元43可以控制编程和验证电路41终止编程操作，而不进一步执行精细操作fine。每当根据图示的ispp方法重复执行精细操作时，在第一至第三精细操作fine1、fine2和fine3的第二施加操作fine program中使用的第一至第三精细编程电压vfim1、vfim2和vfim3的电平会增加。为了方便描述，图6a示出编程操作包括两个模糊操作foggy1和foggy2，图6b示出编程操作包括三个精细操作fine1、fine2和fine3，但这些仅仅是实施例，并且实际操作可能以不同的方式实施。
119.通常，当执行编程操作中包括的验证操作时，可以将电源电压或接地电压施加到与被选择为编程目标的字线相交的多条位线中的每一条。例如，当执行编程操作中包括的验证操作时，可以将电源电压施加到多条位线之中被选择为验证目标的位线，但是可以将接地电压施加到未选择的位线。
120.在根据实施例的编程操作中，在模糊操作中包括的第一验证操作中施加到被选择为验证目标的位线的电压的电平可以被设置为与在精细操作中包括的第二验证操作中施加到被选择为验证目标的位线的电压的电平不同。具体地，在精细操作中包括的第二验证
操作中施加到被选择为验证目标的位线的电压的电平可以被设置为高于在模糊操作中包括的第一验证操作中施加到被选择为验证目标的位线的电压的电平。例如，可以在精细操作中包括的第二验证操作中将电源电压施加到被选为验证目标的位线，并且在模糊操作中包括的第一验证操作中可以将低于电源电压的电压施加到被选为验证目标的位线。
121.图7是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的示例的示图。
122.图8是示出根据本公开的实施例的包括模糊操作和精细操作的编程操作的另一示例的示图。
123.参照图4至图8，当对被选择为编程目标的一条字线中包括的多个存储器单元执行模糊操作foggy中包括的第一施加操作foggy program和精细操作fine中包括的第二施加操作fine program时，可以看出阈值电压分布如何改变。
124.在图7和图8中，多个存储器单元中的每一个是能够存储3位数据的三层单元(tlc)。因此，当对被选择为编程目标的字线中包括的多个存储器单元完全执行编程操作时，即foggy操作中包括的第一施加操作foggy program和第一验证操作foggy verify以及精细操作fine中包括的第二施加操作fine program和第二验证操作fine verify全部完全执行时，多个存储器单元可以具有总共八种类型的编程状态e、p1、p2、p3、p4、p5、p6和p7。
125.参照图4至图7，当被选择为编程目标的字线中包括的多个存储器单元都处于擦除状态e时，编程操作可以开始，并且foggy操作中包括的第一施加操作foggy program和第一验证操作foggy verify可以执行至少一次。在这种情况下，可以在第一验证操作foggy verify中使用三个第一验证电压vfo1、vfo2和vfo3，以便确定是否已经完全执行模糊操作foggy。因此，当完全执行模糊操作foggy时，多个存储器单元可以具有总共四种类型的编程状态e、pp1、pp2和pp3。
126.这样，在被选择为编程目标的字线中包括的多个存储器单元通过模糊操作foggy而具有四种编程状态e、pp1、pp2和pp3之后，精细操作fine中包括的第二施加操作fine program和第二验证操作fine verify可以执行至少一次。在这种情况下，可以在第二验证操作fine verify中使用七个第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7，以便确定是否已经完全执行精细操作fine。
127.如上所述，在图7中，在模糊操作foggy中包括的第一验证操作foggy verify中使用的第一验证电压vfo1、vfo2和vfo3的数量可以被设置为与在精细操作fine中包括的第二验证操作fine verify中使用的第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7的数量不同。在本文中，七个第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7可以具有与用于对八种类型的编程状态e、p1、p2、p3、p4、p5、p6和p7进行分类的七个目标阈值电压相同的电平。三个第一验证电压vfo1、vfo2和vfo3可以具有等于或高于用于对八种类型的编程状态e、p1、p2、p3、p4、p5、p6和p7进行分类的七个目标阈值电压中的三个目标阈值电压的电平。在图7中，可以看出第一个第一验证电压vfo1具有高于第二目标阈值电压的电平，第二个第一验证电压vfo2具有高于第四目标阈值电压的电平，第三个第一验证电压vfo3具有高于第六目标阈值电压的电平。
128.参照图4至图6b和图8，当被选择为编程目标的字线中包括的多个存储器单元都处于擦除状态e时，编程操作可以开始，并且foggy操作中包括的第一施加操作foggy program
和第一验证操作foggy verify可以执行至少一次。在这种情况下，可以在第一验证操作foggy verify中使用七个第一验证电压vfo1、vfo2、vfo3、vfo4、vfo5、vfo6和vfo7，以便确定是否已经完全执行模糊操作foggy。因此，在完全执行模糊操作foggy的状态下，多个存储器单元可以具有总共八种类型的编程状态e、pp1、pp2、pp3、pp4、pp5、pp6和pp7。
129.这样，在被选为编程目标的字线中包括的多个存储器单元通过模糊操作foggy而具有八种编程状态e、pp1、pp2、pp3、pp4、pp5、pp6和pp7之后，精细操作fine中包括的第二施加操作fine program和第二验证操作fine verify可以执行至少一次。在这种情况下，可以在第二验证操作fine verify中使用七个第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7，以便确定是否已经完全执行精细操作fine。
130.如上所述，在图8中，在模糊操作foggy中包括的第一验证操作foggy verify中使用的第一验证电压vfo1、vfo2、vfo3、vfo4、vfo5、vfo6和vfo7的数量可以被设置为与在精细操作fine中包括的第二验证操作fine verify中使用的第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7的数量相同。在本文中，七个第二验证电压vfi1、vfi2、vfi3、vfi4、vfi5、vfi6和vfi7可以具有等于用于对八种类型的编程状态e、p1、p2、p3、p4、p5、p6和p7进行分类的七个目标阈值电压的电平。七个第一验证电压vfo1、vfo2、vfo3、vfo4、vfo5、vfo6和vfo7可以具有等于或高于用于对八种类型的编程状态e、p1、p2、p3、p4、p5、p6和p7进行分类的七个目标阈值电压的电平。
131.图9是示出根据本公开的实施例的图2所示的页面缓冲器的详细示图。
132.图10是示出根据本公开的实施例的图9所示的页面缓冲器的操作的示图。
133.参照图9，可以看出公开了图2所示的页面缓冲器组156中包括的多个页面缓冲器pb1至pbm中的每一个pbx的详细配置。如参照图2所述，多个存储器单元可以通过多条位线bl1至blm分别连接到外围电路152中包括的页面缓冲器组156中包括的多个页面缓冲器pb1至pbm。
134.具体地，根据实施例的多个页面缓冲器pb1至pbm中的每一个pbx可以连接在多条位线bl1至blm中的任意一条位线bl与感测节点so之间。多个页面缓冲器pb1至pbm中的每一个pbx可以包括锁存器90、第一连接控制单元91、第二连接控制单元92、第三连接控制单元93和第四连接控制单元94。
135.可以根据是否允许验证多条位线bl1至blm中的每一条来确定锁存器90中存储的逻辑电平。根据实施例，由于图9仅示出锁存器90的节点qs，并且描述允许验证的情况，因此锁存器90的节点qs具有接地电压vss的电平。当不允许验证时，锁存器90的节点qs可以具有电源电压vcore的电平。
136.第一连接控制单元91可以响应于锁存器90中存储的逻辑电平以及第一控制信号sa_prech_n和sa_sense，将感测节点so和cso电连接到电源电压vcore端子。
137.第二连接控制单元92可以响应于第二控制信号pb_sense和sa_csoc，将位线bl电连接到感测节点so和cso。
138.第三连接控制单元93可以响应于锁存器90中存储的逻辑电平和第三控制信号sa_disch，将感测节点so和cso电连接到接地电压vss端子。
139.第四连接控制单元94可以响应于第四控制信号bldis，将位线bl电连接到接地电压vss端子。
140.编程操作控制单元43可以生成第一控制信号sa_prech_n和sa_sense、第二控制信号pb_sense和sa_csoc、第三控制信号sa_disch和第四控制信号bldis，并且将所生成的信号传输到编程和验证电路41。
141.参照图2至图5、图9和图10，编程操作控制单元43可以控制编程和验证电路41正确调整第一控制信号sa_prech_n和sa_sense、第二控制信号pb_sense和sa_csoc、第三控制信号sa_disch和第四控制信号bldis的激活时间和电平，并且将在模糊操作foggy中包括的第一验证操作foggy verify期间施加到被选择为验证目标的位线bl的电压的电平设置为不同于在精细操作fine中包括的第二验证操作fine verify期间施加到被选择为验证目标的位线bl的电压的电平。例如，编程操作控制单元43可以正确调整第一控制信号sa_prech_n和sa_sense、第二控制信号pb_sense和sa_csoc、第三控制信号sa_disch和第四控制信号bldis的激活时间和电平，并且将在模糊操作foggy中包括的第一验证操作foggy verify期间施加到被选择为验证目标的位线bl的电压的电平设置为低于在精细操作fine中包括的第二验证操作fine verify期间施加到被选为验证目标的位线bl的电压的电平。
142.具体地，在模糊操作foggy中包括的第一验证操作foggy verify和精细操作fine中包括的第二验证操作fine verify中的每一个期间，编程操作控制单元43可以以逻辑高电平来激活第一控制信号sa_prech_n和sa_sense，并且通过第一连接控制单元91将感测节点so和cso电连接到电源电压vcore端子，从而将电源电压vcore施加到感测节点so和cso。在模糊操作foggy中包括的第一验证操作foggy verify和精细操作fine中包括的第二验证操作fine verify中的每一个期间，编程操作控制单元43可以以逻辑低电平来停用第三控制信号sa_disch并且不通过第三连接控制单元93将感测节点so和cso电连接到接地电压vss端子。在模糊操作foggy中包括的第一验证操作foggy verify和精细操作fine中包括的第二验证操作fine verify中的每一个期间，编程操作控制单元43可以以逻辑低电平来停用第四控制信号bldis并且不通过第四连接控制单元94将位线bl电连接到接地电压vss端子。在模糊操作foggy中包括的第一验证操作foggy verify期间，编程操作控制单元43可以以第一电位电平来level1激活第二控制信号pb_sense和sa_csoc并且通过第二连接控制单元92将感测节点so和cso电连接到位线bl，从而控制编程和验证电路41将第一感测电压施加到位线bl。在精细操作fine中包括的第二验证操作fine verify期间，编程操作控制单元43可以以高于第一电位电平level1的第二电位电平level2来激活第二控制信号pb_sense和sa_csoc并且通过第二连接控制单元92将感测节点so和cso电连接到位线bl，从而控制编程和验证电路41将具有高于第一感测电压的电位电平的第二感测电压施加到位线bl。
143.根据本公开的实施例，数据可以通过包括两种不同类型的施加操作和两种不同类型的验证操作的编程操作存储在非易失性存储器装置中。因此，即使在编程操作中消耗的电流量被最小化的状态下，也可以有效地改善单元分布。
144.从本公开可获得的效果不限于本文中描述的那些。通过以上的详细描述，本公开所属领域的技术人员显然会理解本文中未描述的其他效果。
145.尽管已经针对具体实施例和附图说明和描述了本公开，但所公开的实施例并非旨在限制。进一步，应注意的是，正如本领域技术人员将根据本公开认识到的那样，在不背离本公开和所附权利要求的精神和/或范围的情况下，本公开可以通过替换、改变和修改以各种方式实现。
146.例如，前述实施例中描述的逻辑门和晶体管的布置和类型可以根据输入信号的极性而以不同方式实施。此外，可以组合实施例以形成其他实施例。

技术特征：

1.一种非易失性存储器装置，包括：存储器单元阵列，包括联接在多条字线和多条位线之间的多个存储器单元；外围电路：执行模糊操作，所述模糊操作包括将第一施加电压施加到所述多条字线之中的所选择的字线的第一施加操作和将电平等于或高于目标阈值电压的电平的第一验证电压施加到所述所选择的字线的第一验证操作，并且执行精细操作，所述精细操作包括将第二施加电压施加到所述所选择的字线的第二施加操作和施加电平等于所述目标阈值电压的电平的第二验证电压的第二验证操作；以及控制逻辑电路：根据各自的阈值电压高于所述第一验证电压的存储器单元的数量是否等于或大于第一预定数量来确定是否完全执行所述模糊操作，作为所述第一验证操作的结果，并且根据各自的阈值电压低于所述第二验证电压的存储器单元的数量是否小于或等于第二预定数量来确定是否完全执行精细操作，作为所述第二验证操作的结果。2.根据权利要求1所述的非易失性存储器装置，其中所述外围电路重复执行所述模糊操作，直到所述模糊操作被确定为完全执行为止，并且其中在所述模糊操作被确定为完全执行之后，所述外围电路重复执行所述精细操作，直到所述精细操作被确定为完全执行为止。3.根据权利要求2所述的非易失性存储器装置，其中当各自的阈值电压高于所述第一验证电压的存储器单元的数量小于所述第一预定数量时，所述外围电路重复执行所述模糊操作，并且其中当各自的阈值电压高于所述第一验证电压的存储器单元的数量等于或大于所述第一预定数量时，所述外围电路执行所述精细操作。4.根据权利要求3所述的非易失性存储器装置，其中当各自的阈值电压低于所述第二验证电压的存储器单元的数量大于所述第二预定数量时，所述外围电路重复执行所述精细操作，并且其中当各自的阈值电压低于所述第二验证电压的存储器单元的数量小于或等于所述第二预定数量时，所述外围电路结束所述精细操作。5.根据权利要求1所述的非易失性存储器装置，其中所述外围电路进一步：在所述第一验证操作期间向位线施加第一感测电压，并且在所述第二验证操作期间向所述位线施加高于所述第一感测电压的第二感测电压。6.根据权利要求5所述的非易失性存储器装置，其中所述外围电路包括分别通过所述多条位线连接到所述多个存储器单元的多个页面缓冲器，并且每个页面缓冲器包括：锁存器，具有存储在所述锁存器中并且根据是否允许对所述多条位线中的每一条位线进行编程操作来确定的逻辑电平；第一连接控制单元，响应于存储在所述锁存器中的所述逻辑电平和第一控制信号将感测节点电连接到电源电压端子；以及第二连接控制单元，响应于第二控制信号将所述多条位线中的每一条位线电连接到所述感测节点。
7.根据权利要求6所述的非易失性存储器装置，其中所述多个页面缓冲器中的每一个：在所述第一验证操作和所述第二验证操作中的每一个期间，通过激活所述第一控制信号并且经由所述第一连接控制单元将所述感测节点电连接到所述电源电压端子，来将电源电压施加到所述感测节点，在所述第一验证操作期间，通过以第一电位电平激活所述第二控制信号并且经由所述第二连接控制单元将所述感测节点电连接到所述位线，来将所述第一感测电压施加到所述位线，并且在所述第二验证操作期间，通过以高于所述第一电位电平的第二电位电平激活所述第二控制信号并且经由所述第二连接控制单元将所述感测节点电连接到所述位线，来将所述第二感测电压施加到所述位线。8.一种非易失性存储器装置的操作方法，所述操作方法包括：执行模糊操作，所述模糊操作包括将第一施加电压施加到多条字线之中的所选择的字线的第一施加操作和将电平等于或高于目标阈值电压的电平的第一验证电压施加到所述所选择的字线的第一验证操作；执行第一确定作为所述第一验证操作的结果，所述第一确定根据各自的阈值电压高于所述第一验证电压的存储器单元的数量是否等于或大于第一预定数量来确定是否完全执行所述模糊操作；执行精细操作，所述精细操作包括将第二施加电压施加到所述所选择的字线的第二施加操作和施加电平等于所述目标阈值电压的电平的第二验证电压的第二验证操作；并且执行第二确定作为所述第二验证操作的结果，所述第二确定根据各自的阈值电压低于所述第二验证电压的存储器单元的数量是否小于或等于第二预定数量来确定是否完全执行所述精细操作，。9.根据权利要求8所述的操作方法，其中重复执行所述模糊操作，直到所述模糊操作被确定为完全执行为止；并且其中在所述模糊操作被确定为完全执行之后，重复执行所述精细操作，直到所述精细操作被确定为完全执行为止。10.根据权利要求9所述的操作方法，其中执行所述第一确定包括：当各自的阈值电压高于所述第一验证电压的存储器单元的数量小于所述第一预定数量时，确定未完全执行所述模糊操作；并且当各自的阈值电压高于所述第一验证电压的存储器单元的数量等于或大于所述第一预定数量时，确定完全执行所述模糊操作。11.根据权利要求10所述的操作方法，其中执行所述第二确定包括：当各自的阈值电压低于所述第二验证电压的存储器单元的数量大于所述第二预定数量时，确定未完全执行所述精细操作；并且当各自的阈值电压低于所述第二验证电压的存储器单元的数量小于或等于所述第二预定数量时，确定完全执行所述精细操作。12.根据权利要求8所述的操作方法，进一步包括：在所述第一验证操作期间向位线施加第一感测电压；并且在所述第二验证操作期间向所述位线施加高于所述第一感测电压的第二感测电压。
13.一种非易失性存储器装置的操作方法，所述非易失性存储器装置包括单元的行，所述操作方法包括：对所述行执行模糊编程操作；通过将等于或高于目标阈值电压的模糊验证电压施加到所述行并且将模糊感测电压施加到各个单元的列来执行验证所述模糊编程操作的模糊验证操作；当所述模糊编程操作被验证为成功时，对所述行执行精细编程操作；并且通过将等于所述目标阈值电压的精细验证电压施加到所述行并且将高于所述模糊感测电压的精细感测电压施加到所述列来执行验证所述精细编程操作的精细验证操作，其中当各自的阈值电压高于所述模糊验证电压的单元的数量大于第一阈值时，所述模糊编程操作被验证为成功，并且其中当各自的阈值电压低于所述模糊验证电压的单元的数量小于第二阈值时，所述精细编程操作被验证为成功。

技术总结

本公开涉及一种非易失性存储器装置的操作方法，该操作方法包括：执行将第一施加电压施加到字线和将电平等于或高于目标阈值电压的电平的第一验证电压施加到该字线的模糊操作；根据各自的阈值电压高于第一验证电压的存储器单元的数量是否等于或大于第一数量来确定是否完全执行模糊操作；执行将第二施加电压施加到该字线和施加电平等于目标阈值电压的电平的第二验证电压的精细操作；并且根据各自的阈值电压低于第二验证电压的存储器单元的数量是否小于或等于第二数量来确定是否完全执行精细操作。执行精细操作。执行精细操作。