LPDDR5内存的调压装置和电子设备的制作方法

lpddr5内存的调压装置和电子设备
技术领域
1.本实用新型属于电子技术领域，尤其涉及一种lpddr5内存的调压装置和电子设备。

背景技术：

2.lpddr，即low power double data rate sdram，是ddr sdram的一种，拥有更低的功耗和更小的体积。lpddr5内存标准是2019年2月20日由jedec协会正式发布，相较于上一代lpddr4标准，lpddr5的i/o速度从3200 mt/s提升到6400 mt/s。
3.在不同的应用场景下，需要对lpddr5内存的各个电压进行调整：比如对lpddr5的内存频率进行超频测试，对lpddr5的各个电压容限（voltage margin）进行测试等等。目前市面上对lpddr5的调整电压的解决方案很少，也缺少专用的调压芯片，或者有些芯片可以调压，但是调压方式不理想，精细度和可靠度不足。

技术实现要素：

4.本实用新型提供一种结构简单、成本较低、调节精细度和可靠性较高的lpddr5内存的调压装置和电子设备。
5.本实用新型实施例提供了一种lpddr5内存的调压装置，包括lpddr5内存、cpu处理器、ec控制器、eeprom存储器、pca多路复用器、dc/dc转换器、adc转换器和过压锁存器，其中cpu处理器与ec控制器之间通过lpc总线连接，与eeprom存储器之间通过smbus总线连接，与pca多路复用器之间通过smbus总线连接，pca多路复用器与dc/dc转换器之间通过i2c总线连接，dc/dc转换器与lpddr5内存的供电端连接，ec控制器具有使能端和检测端，使能端电性连接dc/dc转换器，检测端经adc转换器电性连接至lpddr5内存的供电线路上，过压锁存器连接至ec控制器和lpddr5内存的供电线路上。
6.进一步地，pca多路复用器为四通道双向转换复用器，dc/dc转换器的数量是四个，pca多路复用器的每一通道连接一个dc/dc转换器。
7.进一步地，lpddr5内存的供电线路有四路，每一dc/dc转换器对应连接至一路供电线路上。
8.进一步地，ec控制器具有四个使能端和四个检测端，四个使能端输出线路与四个dc/dc转换器一一对应电性连接，四个检测端经adc转换器与lpddr5内存的四条供电线路一一对应电性连接。
9.进一步地，过压锁存器包括复位电路，复位电路的输出线路与dc/dc转换器的使能信号输入电路连接。
10.进一步地，复位电路的复位信号输入端的输入线路经第一开关连接至dc/dc转换器输出电压线路。
11.进一步地，复位电路的输出线路还经第二开关连接至dc/dc转换器输出电压线路与复位电路的复位信号输入端线路之间的节点上，ec控制器的使能信号输出线路连接第二
开关，用于断开或导通第二开关。
12.进一步地，ec控制器的使能端与dc/dc转换器的使能端之间设置有使能信号转换电路，用于将ec控制器发出的使能信号转换为dc/dc转换器的使能端接收的使能信号。
13.此外，还提供一种电子设备，包括如上所述的lpddr5内存的调压装置。
14.从上述本实用新型实施例可知，本实用新型的lpddr5内存的调压装置具有结构简单、成本较低、cpu调整电压更精细、准确的优点，并且ec控制器能够通过过压锁存器及相关电路实现对lpddr5内存供电电路的过压保护，从而使lpddr5内存具备了更佳的可靠性。
附图说明
15.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例。
16.图1是本实用新型一实施例提供的一种lpddr5内存的调压装置的结构示意图。
17.图2～图5是图1的lpddr5内存的调压装置中的ec控制器四路使能信号转换电路图。
18.图6～图9是图1的lpddr5内存的调压装置中的dc/dc转换器及其连接各部分的电路示意图。
19.图10是图1的lpddr5内存的调压装置中过压锁存器及其连接各部分的电路示意图。
具体实施方式
20.为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而非全部实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
21.请参阅图1，本实用新型实施例提供了一种lpddr5内存的调压装置100，包括lpddr5内存10、cpu处理器20、ec控制器30、eeprom存储器40、多路复用器50、四个dc/dc转换器60、adc转换器70和过压锁存器80。
22.lpddr5内存10内部有4路标准电压，分别是cpu_vdd2_1p1v、vdd1_1p8v、vdd2_1p1v、vddq_0p5v，即cpu_vdd2为1.1v、vdd1为1.8v、vdd2为1.1v、vddq为0.5v。
23.cpu处理器20与ec控制器30之间通过lpc总线和smbus总线通讯，与eeprom存储器40之间通过smbus总线通讯，与多路复用器50之间通过smbus总线通讯。本实施例中，多路复用器50为四通道双向转换复用器，多路复用器50与四个dc/dc转换器60之间通过i2c总线通讯，四个dc/dc转换器60的电压输出端分别与lpddr5内存10的四个电压输入端连接。本实施例中，smbus总线可以替换为i2c总线，pca多路复用器50的选用型号为pca9544a，dc/dc转换器60的选用型号为rt8092。
24.ec控制器30具有四个使能端en0～en3和四个检测端adc0～adc3。请一并参阅图2～5以及图6～9，四个使能端en0～en3分别连接至四个dc/dc转换器60（u29、u35～u36）对应
的使能端en，ec控制器30向该四个dc/dc转换器60发送使能信号。ec控制器30的四个检测端adc0～adc3连接至adc转换器70，adc转换器70采集输出至lpddr5内存10的四路电压，并将采集到的四路电压信号转换后输出至ec控制器30的该四个检测端adc0～adc3。请一并参阅图10，过压锁存器80同时与dc/dc转换器60的电压输出端、ec控制器30的使能端连接。
25.现结合图1、图5、图9及图10，以lpddr5内存10的四路输入电压中的vddq_0p5v这条线路为例说明本实用新型实施例的调压装置100的工作原理：
26.上电开机之前，ec控制器30通过i2c总线设置初始电压值，使电压vddq不超过lpddr5内存10可承受范围极限，为上电开机做好准备。
27.上电开机之后，cpu处理器20可以通过smbus或i2c总线精细调节电压：cpu处理器20可以新设置电压值，新设置的电压值可以略高于初始电压值，但仍应在lpddr5内存10可承受范围极限内。该新设置的电压值通过smbus总线保存到eeprom存储器40，以便第二次上电时，ec控制器30可以通过i2c总线调用此电压值。如图9所示，cpu处理器20将新设定的电压值通过i2c总线发送给dc/dc转换器60（图9中u37），dc/dc转换器60将电源（图未示）输入的电压（vin=2.5～5.5v）转换为vddq所需的vddq电压（vout=0.5v），此时dc/dc转换器60（u37）的使能端en为高电平。ec控制器30的检测端adc3实时地检测供电电压vddq，并通过lpc总线将该路vddq实时电压值回传给cpu处理器20，进而cpu处理器20可以通过smbus总线对该路vddq电压实时调整。
28.实际使用中，有时候会出现向lpddr5内存10供电的线路上电压过高的情况，如果cpu处理器20接收到的ec控制器30检测到的vddq电压过高时，譬如vddq》0.85v，通过lps总线向ec控制器30发出指令，ec控制器30相应线路上的使能端en3马上向对应的dc/dc转换器60（u37）发出拉低该路电压的使能信号ec_spls4#_en3，经图5所示的转换电路输出对应的使能信号vddq_vr_en，dc/dc转换器60的使能端en接收到该拉低的使能信号vddq_vr_en后，此时dc/dc转换器60进入关断（shutdown）模式，停止向lpddr5内存10输出vddq电压。具体而言，如图10所示，当vddq为正常电压值时，例如vddq=0.5v，第一开关q2（本实施例中优选为npn型三极管）断开，复位电路u41的mr端电压为高，不执行复位。当vddq过压时，譬如vddq》0.85v，第一开关q2导通，同时，ec控制器30向过压锁存器80输出使能信号ec_spls4#_en3使第二开关q9（本实施例中优选为n沟道增强型场效应管）导通，使能信号vddq_vr_en接入到复位电路u41的mr端，于是复位电路u41的mr端电平被拉低，复位电路u41执行复位并保持rst端输出为低，rst端并联到dc/dc转换器60的使能端en，从而dc/dc转换器60的使能端en的vddq_vr_en使能信号持续为低，直到下次上电开机，如此可以对该路电压vddq提供过压保护，起到保护lpddr5内存10的作用。
29.此外，本实施例中的lpddr5内存的调压装置10上还设置了电压过压报警led指示器和电压正常范围指示器。
30.相较于现有技术，本实用新型实施例提供的一种lpddr5内存的调压装置100中，ec控制器30经adc转换器70实时检测lpddr5内存10的四路电压cpu_vdd2 / vdd1 / vdd2 / vddq，回报给cpu处理器20，由cpu处理器20通过smbus总线实时地调整输出到lpddr5内存10的四路电压，实现了对lpddr5内存10供电电压的精细地调整。当加载的电压超出lpddr5内存10可承受范围极限时，ec控制器30又能够向四个dc/dc转换器60发出拉低电压的使能信号，过压锁存器80保持拉低使能信号，使该四路电路在再次上电开机前一直处于关断模式，
实现了对lpddr5内存10的及时、有效的过压保护。
31.可见，本实用新型的lpddr5内存的调压装置的电路具有结构简单、成本低的优点，同时利用cpu处理器，可以更精细、准确的调整电压，并且ec控制器能够实现对lpddr5内存供电电路的超压保护从而使电子设备具备了更佳的安全性和可靠性。
32.本实用新型实施例还提供一种电子设备，包括lpddr5内存的调压装置100。其中，该电子设备包括并不限于手机、电脑、家用电器、等各种用电设备。可以理解，该电子设备具有上述lpddr5内存的调压装置100同样的技术效果，此处就不再赘述。
33.以上为对本实用新型所提供的一种lpddr5内存的调压装置的描述，对于本领域的技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本实用新型的限制。

技术特征：

1.一种lpddr5内存的调压装置，其特征在于，所述lpddr5内存的调压装置包括lpddr5内存、cpu处理器、ec控制器、eeprom存储器、pca多路复用器、dc/dc转换器、adc转换器和过压锁存器，其中所述cpu处理器与所述ec控制器之间通过lpc总线连接，与所述eeprom存储器之间通过smbus总线连接，与所述pca多路复用器之间通过smbus总线连接，所述pca多路复用器与所述dc/dc转换器之间通过i2c总线连接，所述dc/dc转换器与所述lpddr5内存的供电端连接，所述ec控制器具有使能端和检测端，所述使能端电性连接至所述dc/dc转换器，所述检测端经所述adc转换器电性连接至所述lpddr5内存的供电线路上，所述过压锁存器连接至所述ec控制器和所述lpddr5内存的供电线路上。2.根据权利要求1所述的lpddr5内存的调压装置，其特征在于，所述pca多路复用器为四通道双向转换复用器，所述dc/dc转换器的数量是四个，所述pca多路复用器的每一通道连接一个所述dc/dc转换器。3.根据权利要求2所述的lpddr5内存的调压装置，其特征在于，所述lpddr5内存的供电线路有四路，每一所述dc/dc转换器对应连接至一路供电线路上。4.根据权利要求3所述的lpddr5内存的调压装置，其特征在于，所述ec控制器具有四个所述使能端和四个所述检测端，四个所述使能端输出线路与四个所述dc/dc转换器一一对应电性连接，四个所述检测端经所述adc转换器与所述lpddr5内存的四条供电线路一一对应电性连接。5.根据权利要求4所述的lpddr5内存的调压装置，其特征在于，所述过压锁存器包括复位电路，所述复位电路的输出线路与所述dc/dc转换器的使能信号输入电路连接。6.根据权利要求5所述的lpddr5内存的调压装置，其特征在于，所述复位电路的复位信号输入端的输入线路经第一开关连接至所述dc/dc转换器输出电压线路，所述第一开关为npn型三极管。7.根据权利要求5所述的lpddr5内存的调压装置，其特征在于，所述复位电路的输出线路还经第二开关连接至所述dc/dc转换器输出电压线路与所述复位电路的复位信号输入端线路之间的节点上，所述ec控制器的使能信号输出线路连接所述第二开关，用于断开或导通所述第二开关，所述第二开关为n沟道增强型场效应管。8.根据权利要求1所述的lpddr5内存的调压装置，其特征在于，所述ec控制器的使能端与所述dc/dc转换器的使能端之间设置有使能信号转换电路，用于将ec控制器发出的使能信号转换为所述dc/dc转换器的使能端接收的使能信号。9.一种电子设备，其特征在于，包括如权利要求1-8项任意一项所述lpddr5内存的调压装置。

技术总结

本实用新型实施例提供了一种LPDDR5内存的调压装置，包括LPDDR5内存、CPU处理器、EC控制器、EEPROM存储器、PCA多路复用器、DC/DC转换器、ADC转换器和过压锁存器，其中CPU处理器与EC控制器之间通过LPC总线连接，与EEPROM存储器之间通过SMBUS总线连接，与PCA多路复用器之间通过SMBUS总线连接，PCA多路复用器与DC/DC转换器之间通过I2C总线连接，DC/DC转换器与LPDDR5内存的供电端连接，EC控制器具有使能端和检测端，使能端电性连接至DC/DC转换器，检测端经ADC转换器电性连接至LPDDR5内存的供电线路上，过压锁存器连接至EC控制器和LPDDR5内存的供电线路上。的供电线路上。的供电线路上。