一种基于LTCC技术的变频电路基板制作方法及变频电路与流程

一种基于ltcc技术的变频电路基板制作方法及变频电路
技术领域
1.本发明涉及一种基于ltcc技术的变频电路基板制作方法及变频电路，属于ltcc基板领域。

背景技术：

2.目前对于变频电路大多使用传统的pcb载体进行制作，其变频电路的集成度低，且电路的尺寸和重量较大，不满足目前电子产品小型化、轻量化的要求。而随着ltcc技术的发展，ltcc(低温共烧陶瓷)基板已成为封装现代微电子组件的典型先进基板；ltcc技术是将低温烧结陶瓷粉制成生瓷带，经打孔、填孔、网印等工艺制出所设计的电路版图，并将多个元器件如电容、电阻、电感、滤波器、功分器和耦合器等埋入多层陶瓷基板中，叠压在一起，内外电极可选用ag、cu或au等金属材料，在小于1000℃的温度条件下烧结，最终制成3d高密度集成电路；ltcc基板具有三维布线密度高、可内埋集成元件、高频传输性能好、环境适应能力强等显著特点；但是，目前针对变频电路ltcc基板的制作，主要通过优化三维电路的布线布局设计，减少实心地层的布局面积，并通过适当增加基板厚度，将变频电路集成在基板的一面；该制作方法增加基板厚度会导致生产成本增加，集成度相对较低，并且容易引起信号之间的串扰。

技术实现要素：

3.本发明的目的在于克服现有技术中的不足，提供一种基于ltcc技术的变频电路基板制作方法及变频电路，解决现有技术中变频电路基板厚度大、成本高、集成度不够高的技术问题。
4.为解决上述技术问题，本发明是采用下述技术方案实现的：
5.第一方面，本发明提供一种基于ltcc技术的变频电路基板制作方法，所述方法包括：
6.采用带膜加工工艺依次完成ltcc基板各层生瓷片的打孔、填孔和网印工序，以控制各层生瓷片的层间对位；
7.使用激光切割机对各层生瓷片进行二次对位空腔切割，加工出第1层、第2层、第19层、第20层生瓷片上的空腔；
8.在叠片台上按顺序依次套上各层生瓷片后套上叠片盖板，并使用铝箔袋进行真空包封得到待层压ltcc生瓷片组件；其中，在第1层与第2层的背面空腔放入碳粉塞子，在第19层与第20层的正面空腔放入道康宁硅胶塞子；
9.对所述待层压ltcc生瓷片组件进行等静压层压后，取出道康宁硅胶塞子，并完成ltcc生瓷坯热切与单元电路的共烧工序，得到带有双面空腔的ltcc基板；
10.根据变频电路的版图设计，在带有双面空腔的ltcc基板上完成正、背表面的围框焊接与元器件安装，获得变频电路基板。
11.结合第一方面，优选地，所述带膜加工工艺是指在各层生瓷片的打孔、填孔和网印
工序中保留生瓷片背面的mylar膜，在进行叠片工序前再将背面的mylar膜去除。
12.结合第一方面，优选地，所述网印工序的印刷步骤包括：
13.先在印刷烘干完成的第1层与第3层正面分别贴上一张与生瓷片等大的静电膜；
14.将贴好静电膜的生瓷片正面向下放置在真空台上，去除所述第1层与第3层生瓷片背面自身的mylar膜；
15.再对第1层与第3层生瓷片进行背面金属图形的印刷；
16.根据设定的干燥条件完成印刷浆料的干燥处理。
17.结合第一方面，优选地，所述设定的干燥条件包括：干燥温度为40℃，干燥时间为30min。
18.结合第一方面，优选地，所述静电膜的厚度为50～70μm，静电膜的剥离强度为2～4gf/25mm。
19.结合第一方面，优选地，所述在第19层与第20层的正面空腔放入道康宁硅胶塞子时，将道康宁硅胶塞子外包裹保鲜膜，以防止所述道康宁硅胶塞子与生瓷片或印刷金属黏连。
20.结合第一方面，优选地，所述在第1层与第2层的背面空腔放入碳粉塞子包括：使用厚度为115μm的碳粉生瓷进行层压，所述碳粉生瓷的层数与空腔层数相同；所述碳粉生瓷层压的预热时间设置为10min，预热温度设置为70℃,层压压力设置为1000psi，层压时间设置为20min。
21.结合第一方面，优选地，所述单元电路的共烧工序包括：将ltcc生瓷片的背面空腔朝上置于烧结支架上进行烧结，参照碳粉材料tg曲线在ltcc基板烧结曲线的600℃保温1小时，以使所述碳粉塞子充分烧结排除。
22.结合第一方面，优选地，所述等静压层压的预热时间设置为10min，预热温度设置为70℃,层压压力设置为3000psi，层压时间设置为10min。
23.第二方面，本发明提供一种基于ltcc技术的变频电路，使用如第一方面任一项所述的方法制备而成。
24.与现有技术相比，本发明所达到的有益效果是：
25.本发明基于ltcc技术的变频电路基板制作方法能够将无源网络、控制线、电源线与无源器件集成到ltcc基板内部，提高了电路集成度，实现将具备相同功能的pcb载体变频电路体积减少50％，重量减少40％。并且，本发明采用了双面空腔ltcc基板结构，中频芯片集成在基板一面，射频芯片集成在基板的另外一面，有效防止信号间串扰；实现了变频电路组件的高密度集成化、体积小、重量轻、环境适应性强，优化电路性能，进一步提高了电路在各种应用环境下的可靠性；
26.此外，本发明通过在ltcc基板背面空腔放入的碳粉塞子使用牺牲层材料即碳粉生瓷进行层压制作，层压工艺加工时，不需要工装进行约束，工艺简单，操作性强；并且本发明在ltcc生瓷片制作过程中使用带膜加工工艺，相对常规的生瓷片脱膜覆膜工艺，解决了ltcc生瓷片双面印刷导致的基板层间对位偏差问题，简化了工艺流程，适合推广运用。
附图说明
27.图1是本发明实施例提供的基于ltcc技术的变频电路基板制作方法加工完成的变
频电路基板内部结构示意图；
28.图2中的(a)和(a)分别是本发明实施例提供的基于ltcc技术的变频电路基板制作方法加工完成的ltcc基板正面顶视图和ltcc基板正面的空腔示意图；
29.图3是的(b)和(b)分别是本发明实施例提供的基于ltcc技术的变频电路基板制作方法加工完成的ltcc基板背面顶视图和ltcc基板背面的空腔示意图；
30.图4是本发明实施例提供的基于ltcc技术的变频电路基板制作方法加工完成所获得的变频电路的基板正面顶视图；
31.图5是本发明实施例提供的基于ltcc技术的变频电路基板制作方法加工完成所获得的变频电路的基板背面顶视图。
具体实施方式
32.下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
33.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
34.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
35.实施例一
36.参照图1至图5，本发明实施例提供的基于ltcc技术的变频电路基板制作方法，具体工艺流程如下：
37.s1:采用带膜加工工艺依次完成ltcc基板各层生瓷片的打孔、填孔和网印工序，以控制各层生瓷片的层间对位；
38.本实施例中变频电路选用ferro a6m(介电常数5.9)生瓷及其配套金属浆料体系，采用带膜工艺进行加工，即落片工序开始到叠片前生瓷片背膜一直存在；具体是指在各层生瓷片的打孔、填孔和网印工序中保留生瓷片背面的mylar膜，在进行叠片工序前再将背面的mylar膜去除。
39.作为本发明的一种实施例，在网印工序中各层生瓷片正面金属印刷完成后，在叠片前再印刷生瓷片的背面金属图形，印刷步骤为：
40.步骤a:先在印刷烘干完成的第1层与第3层正面分别贴上一张与生瓷片等大的静电膜；所述静电膜的厚度为50～70μm，静电膜的剥离强度为2～4gf/25mm；
41.步骤b:将贴好静电膜的生瓷片正面向下放置在真空台上，去除所述第1层与第3层生瓷片背面自身的mylar膜；
42.步骤c:再对第1层与第3层生瓷片进行背面金属图形的印刷；
43.步骤d:根据设定的干燥条件完成印刷浆料的干燥处理；其中，所述设定的干燥条件包括：干燥温度为40℃，干燥时间为30min。
44.s2:使用激光切割机对各层生瓷片进行二次对位空腔切割，加工出第1层、第2层、第19层、第20层生瓷片上的空腔；
45.s3:在叠片台上按顺序依次套上各层生瓷片后套上叠片盖板，并使用铝箔袋进行真空包封得到待层压ltcc生瓷片组件；其中，在第1层与第2层的背面空腔放入碳粉塞子，在第19层与第20层的正面空腔放入道康宁硅胶塞子；
46.本实施例中，将生瓷片依次进行叠片时，在叠片台上依次套上各层生瓷片，先叠完背面的各个空腔生瓷层(即第1层与第2层)，并在第1层与第2层背面的各个空腔中放入对应的碳粉塞子；再按顺序依次叠完中部的各层生瓷片(即第3层～第18层)，接着叠完正面的各个空腔生瓷层(即第19层与第20层)并在第19层与第20层的正面的各个空腔中放入对应的道康宁硅胶塞子，其中，在放入道康宁硅胶塞子前，需要将道康宁硅胶塞子外包裹保鲜膜，以防止所述道康宁硅胶塞子与生瓷片或印刷金属黏连，最后套上叠片盖板；再利用铝箔袋真空包封由“叠片台-背面空腔填充塞-ltcc基板生瓷层-正面空腔填充塞-叠片盖板”构成的待层压ltcc生瓷片组件；
47.需要进一步说明的是，本实施例提供的道康宁硅胶塞子是使用铝合金金属模具进行制作得到的，金属模具空腔尺寸比生瓷片空腔设计尺寸x/y方向小0.08mm～0.15mm，；深度＝0.11mm
×
空腔层数+0.4mm，具体参见表1所示；
48.表1金属模具尺寸(单位：mm)
49.空腔尺寸≤2
×
22～5≥5金属模具尺寸空腔尺寸-0.08空腔尺寸-0.12空腔尺寸-0.15
50.此外，本实施例提供的碳粉塞子使用厚度115μm的碳粉生瓷(牺牲层材料)进行层压，碳粉生瓷层数与空腔层数相同，层压参数见表2所述；碳粉塞子尺寸比生瓷片空腔设计尺寸x/y方向小0.03mm～0.08mm，具体见表3所示；
51.表2碳粉生瓷层压工艺参数
52.预热时间预热温度层压压力层压时间10min70℃1000psi20min
53.表3碳粉空腔塞子尺寸(单位：mm)
54.空腔尺寸≤2
×
22～5≥5碳粉空腔塞子尺寸空腔尺寸-0.03空腔尺寸-0.06空腔尺寸-0.08
55.s4:对所述待层压ltcc生瓷片组件进行等静压层压后，取出道康宁硅胶塞子，并完成ltcc生瓷坯热切与单元电路的共烧工序，得到带有双面空腔的ltcc基板；
56.需要说明的是，ltcc基板空腔的制作分为层压时空腔成型与共烧时空腔烧制；ltcc生瓷坯层压时，由于有大压力的存在，为了防止空腔被压塌，需要使用填充塞子放置在空腔内抑制空腔变形，所以填充塞子的设计对空腔尺寸精度起关键作用。本电路ltcc基板
正面空腔使用道康宁胶填充塞子，背面空腔使用碳粉材料填充塞子；
57.本实施例中，等静压完成带双面空腔的ltcc生瓷坯层压后，将ltcc生瓷片组件进行解包时从保鲜膜边缘拽拉出道康宁硅胶塞子，碳粉塞子不用取出；其中等静压层压的参数见表4，
58.表4ltcc生瓷片层压工艺参数
59.预热时间预热温度层压压力层压时间10min70℃3000psi10min
60.进一步的，在单元电路的共烧工序中，需要将ltcc生瓷片的背面空腔朝上置于烧结支架上进行烧结，由于背面空腔塞子的主要成分是碳粉，碳粉的tg曲线在600℃才能完全排除，因此，需要在ltcc基板的烧结曲线600℃保温1小时，保证碳粉塞子能充分烧结排除；此外，ltcc生瓷片的正面两层空腔由于空腔底板烧结时玻璃的表面张力存在可以保证底部平整度，因而不需要进行特殊处理。
61.s5:根据变频电路的版图设计，在带有双面空腔的ltcc基板上完成正、背表面的围框焊接与元器件安装，获得变频电路基板。
62.具体的，参见图2和图3所示，基板正面分布55个2层空腔，基板背面分布79个2层空腔；为了减小或降低芯片键合时，金丝过长带来的附加寄生效应影响ltcc电路的性能，需要在ltcc基板中设计空腔，设计空腔的目的是实现芯片与金丝键合面等高，从而减小金丝的长度，降低金丝的弧度；此外，为了减小键合丝引入的寄生效应，应保证键合丝尽可能短，版图设计时芯片安装空腔边缘比芯片尺寸大20μm，因此，该基板对空腔尺寸精度提出了高要求；由于底层版图印刷在第1层生瓷片背面以及背面空腔底部金属印刷在第3层生瓷片的背面，在印刷过程中还应控制生瓷片收缩，以保证ltcc基板的层间对位精度。
63.本实施例中，经过仿真与版图设计，将本振电路、中频电路、控制电路、射频电路、上下变频电路的设计图形分布在ltcc基板内部与表层，各功能电路集成在ltcc基板内部，各功能模块通过金属通孔与金属导体连接在一起，为防止串扰，使用金属地与金属通孔柱进行隔离；为了提高集成度，本发明采用了双面空腔ltcc基板结构，其中，中频芯片集成在基板一面，射频芯片集成在基板的另外一面，以防止信号间串扰。
64.实施例二
65.本发明实施例提供了一种基于ltcc技术的变频电路，基于实施例一所述的基于ltcc技术的变频电路基板制作方法制备而成；参照图4和5所示，分别为本实施例基于ltcc技术的变频电路基板制作方法加工完成所获得的变频电路的基板正面和背面顶视图。
66.具体的，变频电路的基板结构参照图1所示，基板层数为20层，图中layer01～layer20代表分别表示第1层～20层的生瓷片，介质基板尺寸为104mm
×
52mm，；正、背面金属为表层印刷金属图形，包括微带线、键合线、地金属图形；内层金属通孔实现层与层之间的电学连接以及不同单元模块间的隔离；ltcc基板内部金属图形为设计的控制线、电源线、带状线、不同单元转换结构、地金属图形，用来实现电学功能；芯片使用导电胶粘接在ltcc基板正背面的2层空腔内，芯片通过键合丝与ltcc基板实现电学连接。
67.本实施例制作得到的变频电路的参数为：中频工作频率4～12ghz，毫米波工作频率32～40ghz，本振14ghz，发射功率≥18dbm，发射增益≥20db，接收增益≥25db；该变频电路实现毫米波信号变频、集成了子阵延时控制的功能；采用ltcc多层基板结构集成了本振
电路、中频电路、控制电路、射频电路、上下变频电路等，实现了变频电路组件的高密度集成化、体积小、重量轻、环境适应性强，提高了电路在各种应用环境下的可靠性。
68.本发明实施例提供的基于ltcc技术的变频电路与实施例一提供的基于ltcc技术的变频电路基板制作方法基于相同的技术构思，能够产生如实施例一所述的有益效果，在本实施例中未详尽描述的内容可以参见实施例一。
69.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

技术特征：

1.一种基于ltcc技术的变频电路基板制作方法，其特征在于，所述方法包括：采用带膜加工工艺依次完成ltcc基板各层生瓷片的打孔、填孔和网印工序，以控制各层生瓷片的层间对位；使用激光切割机对各层生瓷片进行二次对位空腔切割，加工出第1层、第2层、第19层、第20层生瓷片上的空腔；在叠片台上按顺序依次套上各层生瓷片后套上叠片盖板，并使用铝箔袋进行真空包封得到待层压ltcc生瓷片组件；其中，在第1层与第2层的背面空腔放入碳粉塞子，在第19层与第20层的正面空腔放入道康宁硅胶塞子；对所述待层压ltcc生瓷片组件进行等静压层压后，取出道康宁硅胶塞子，并完成ltcc生瓷坯热切与单元电路的共烧工序，得到带有双面空腔的ltcc基板；根据变频电路的版图设计，在带有双面空腔的ltcc基板上完成正、背表面的围框焊接与元器件安装，获得变频电路基板。2.根据权利要求1所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述带膜加工工艺是指在各层生瓷片的打孔、填孔和网印工序中保留生瓷片背面的mylar膜，在进行叠片工序前再将背面的mylar膜去除。3.根据权利要求1所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述网印工序的印刷步骤包括：先在印刷烘干完成的第1层与第3层正面分别贴上一张与生瓷片等大的静电膜；将贴好静电膜的生瓷片正面向下放置在真空台上，去除所述第1层与第3层生瓷片背面自身的mylar膜；再对第1层与第3层生瓷片进行背面金属图形的印刷；根据设定的干燥条件完成印刷浆料的干燥处理。4.根据权利要求3所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述设定的干燥条件包括：干燥温度为40℃，干燥时间为30min。5.根据权利要求3所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述静电膜的厚度为50～70μm，静电膜的剥离强度为2～4gf/25mm。6.根据权利要求1所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述在第19层与第20层的正面空腔放入道康宁硅胶塞子时，将道康宁硅胶塞子外包裹保鲜膜，以防止所述道康宁硅胶塞子与生瓷片或印刷金属黏连。7.根据权利要求1至6任一所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述在第1层与第2层的背面空腔放入碳粉塞子包括：使用厚度为115μm的碳粉生瓷进行层压，所述碳粉生瓷的层数与空腔层数相同；所述碳粉生瓷层压的预热时间设置为10min，预热温度设置为70℃, 层压压力设置为1000psi，层压时间设置为20min。8.根据权利要求7所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述单元电路的共烧工序包括：将ltcc生瓷片的背面空腔朝上置于烧结支架上进行烧结，参照碳粉材料tg曲线在ltcc基板烧结曲线的600℃保温1小时，以使所述碳粉塞子充分烧结排除。9.根据权利要求1或8所述的基于ltcc技术的变频电路基板制作方法，其特征在于，所述等静压层压的预热时间设置为10min，预热温度设置为70℃, 层压压力设置为3000psi，层压时间设置为10min。
10.一种基于ltcc技术的变频电路，其特征在于，使用如权利要求1-9中任一项所述的方法制备而成。

技术总结

本发明公开了一种基于LTCC技术的变频电路基板制作方法及变频电路，包括：采用带膜加工工艺依次完成LTCC基板各层生瓷片的打孔、填孔和网印工序；在叠片台上按顺序依次套上各层生瓷片后套上叠片盖板，并使用铝箔袋进行真空包封得到待层压LTCC生瓷片组件；在第1层与第2层的背面空腔放入碳粉塞子，在第19层与第20层的正面空腔放入道康宁硅胶塞子；对待层压LTCC生瓷片组件进行等静压层压后，取出道康宁硅胶塞子，并完成LTCC生瓷坯热切与单元电路的共烧工序，得到带有双面空腔的LTCC基板；根据变频电路的版图设计，在LTCC基板上完成正、背表面的围框焊接与元器件安装，获得变频电路基板。本发明制作的电路基板厚度小、集成度高、工艺流程简单且成本低。流程简单且成本低。流程简单且成本低。