时序违例修复方法、装置、服务器及可读存储介质与流程

1.本技术涉及集成电路技术领域，具体涉及一种时序违例修复方法、装置、服务器及可读存储介质。

背景技术：

2.在芯片物理设计阶段，通常采用提供芯片电路工作频率的方式提升芯片性能，这意味着对于芯片电路的时序收敛性能有了更高的要求，由于工作频率提供导致时序收敛困难是长期困扰设计人员的技术问题之一。
3.在实际的设计过程中，特别实在完成芯片电路的布局布线设计之后，如果通过对芯片电路进行静态时序分析，发现芯片电路存在时序违例，通常由设计人员手动修改芯片电路设计，对时序违例进行修复，不仅需要耗费大量的人力物力，而且修复效率低下，甚至由于时序修复引发更大的违例出现，最终影响芯片的整体设计周期。

技术实现要素：

4.有鉴于此，本技术致力于提供一种时序违例修复方法、装置、服务器及可读存储介质，通过基于不同掩膜生成金属线，改变芯片线路的电阻，进而调节线路的时序特性，在对芯片电路进行最小改动的情况下修复时序违例，不仅有效降低修复过程的人力物力消耗，提高修复效率，而且可以避免因为改动较大而引发更大的违例，有助于确保芯片的整体设计周期。
5.第一方面，本技术提供一种时序违例修复方法，
6.获取芯片电路中待修复的违例单元，其中，所述芯片电路基于双层掩膜生成；
7.根据所述违例单元的违例信息确定用于修复违例的目标线路；
8.将所述目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。
9.可选的，若所述违例单元属于建立时间违例，所述第一掩膜为双层掩膜中生成金属线电阻率较大的掩膜，所述第二掩膜为双层掩膜中生成金属线电阻率较小的掩膜。
10.可选的，若所述违例单元属于保持时间违例，所述第一掩膜为双层掩膜中生成金属线电阻率较小的掩膜，所述第二掩膜为双层掩膜中生成金属线电阻率较大的掩膜。
11.可选的，根据所述违例单元的违例信息确定用于修复违例的目标线路，包括：
12.根据所述违例单元的违例类型确定修复路径；
13.基于所述修复路径中各线路的时序信息确定用于修复违例的目标线路。
14.可选的，基于所述修复路径中各线路的时序信息确定用于修复违例的目标线路，包括：
15.确定所述修复路径中违例时长最长的线路为用于修复违例的目标线路。
16.可选的，所述违例类型包括建立时间违例或保护时间违例；
17.根据所述违例单元的违例类型确定修复路径，包括：
18.若所述违例单元属于建立时间违例，确定所述违例单元中的时钟路径为修复路径；
19.若所述违例单元属于保持时间违例，确定所述违例单元的时钟路径以及数据路径中至少一个为修复路径。
20.可选的，本发明第一方面提供的时序违例修复方法，还包括：
21.对基于第二掩膜重新生成所述金属线后的芯片电路进行静态时序分析。
22.第二方面，本发明提供一种时序违例修复装置，包括：
23.获取单元，用于获取芯片电路中待修复的违例单元，其中，所述芯片电路基于双层掩膜生成；
24.确定单元，用于根据所述违例单元的违例信息确定用于修复违例的目标线路；
25.修复单元，用于将所述目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。
26.第三方面，本发明提供一种服务器，包括：
27.存储器，用于存储指令；
28.处理器，用于根据所述存储器中存储的指令，执行如本发明第一方面任一项所述的时序违例修复方法。
29.第四方面，本发明提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被执行时实现本发明第一方面任一项所述的时序违例修复方法。
30.基于上述内容，本技术提供的时序违例修复方法，在获取基于双层掩膜生成的芯片电路中的待修复的违例单元后，根据违例单元的违例信息确定用于修复违例的目标线路，并将目标线路中的至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。对于双掩膜芯片设计而言，基于不同掩膜生成的金属线的电阻率是不同的，本方法将目标线路中原本基于第一掩膜生成的金属线基于第二掩膜重新生成，通过改变金属线的电阻值调节金属线所属目标线路的时序特征，进而实现对于违例单元的修复，相较于现有技术中的人工修复方式，可以有效提高芯片电路时序修复的效率，有助于确保芯片的整体设计周期。
31.进一步的，通过不同掩膜重新生成金属线，可以在对芯片电路进行最小改动的情况下调整芯片电路的时序特性，有效避免引起更大的违例，有助于提高芯片设计效率。
附图说明
32.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1是本发明实施例提供的一种时序违例修复方法的流程图。
34.图2a-图2b是本发明实施例提供的一种时序违例修复场景示意图。
35.图3是本发明实施例提供的一种时序违例修复装置的结构框图。
36.图4是本发明实施例提供的另一种时序违例修复装置的结构框图。
37.图5是本发明实施例提供的一种服务器的结构框图。
具体实施方式
38.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
39.静态时序分析是芯片电路设计过程中不可或缺的关键步骤，在实际的设计过程中，特别实在完成芯片电路的布局布线设计之后，需要对芯片电路进行静态时序分析，如果通过静态时序分析，发现芯片电路存在时序违例，需要对芯片电路进行调整，以修复相应的时序违例。在现有应用中，设计人员可以通过辅助设计软件完成部分时序违例的修复，但是，通常情况下，仍然会存在大量的时序违例难以通过辅助设计软件完成修复，对于这些时序违例，只能由设计人员手动修改芯片电路设计，对时序违例进行修复，这不仅需要耗费大量的人力物力，而且修复效率低下，甚至由于时序修复引发更大的违例出现，最终影响芯片的整体设计周期。
40.为解决这一问题，本发明提供一种时序违例修复方法，本方法将芯片电路的目标线路中原本基于第一掩膜生成的金属线基于第二掩膜重新生成，通过改变金属线的电阻值调节金属线所属目标线路的时序特征，进而实现对于违例单元的修复，相较于现有技术中的人工修复方式，可以有效提高芯片电路时序修复的效率，有助于确保芯片的整体设计周期。
41.本发明提供的时序违例修复方法，应用于电子设备，该电子设备可以是个人电脑(pc机)，或笔记本电脑，又或具备数据处理功能的其它电子设备，当然，在某些情况下，还可以是网络侧的服务器。参见图1，图1是本发明实施例提供的时序违例修复方法的流程图，本实施例提供的时序违例修复方法的流程，可以包括：
42.s100、获取芯片电路中待修复的违例单元。
43.在芯片电路的物理设计过程中，静态时序分析是不可或缺的关键一步，通过静态时序分析可以获知芯片电路在运行中是否能够满足设计阶段的时序要求，以及能否实现预期的设计功能。在实际应用中，芯片电路可能存在多种类型的时序违例，本技术提供的时序违例修复方法，主要用于对建立时间违例以及保持时间违例的修复。时序分析报告是静态时序分析的重要输出，报告中记录有至少一个违例单元的违例信息，当然，结合前述内容，本技术中述及的记载于静态时序分析的违例单元主要指发生建立时间违例以及保持时间违例的违例单元。
44.进一步的，静态时序分析报告中还记录有任一违例单元的违例信息，比如违例大小、违例单元的位置以及违例单元的时间裕量等信息，总之，与静态时序分析相关的信息均可以在时序分析报告中获得，此处不再展开，在后续内容中，有关芯片电路的时序违例信息均从静态时序分析报告中获得。
45.更为重要的是，本技术任一实施例述及的芯片电路，均指基于双层掩膜(double pattern technology，dpt)生成的芯片电路。在实际应用中，光刻的分辨率也是有一定极限的，比如互相平行的两条金属线，他们之间的间距必须大于10纳米才可以被刻出来，但是现有的刻蚀方法可以做到小于10纳米的距离，比如3纳米，因此，如果在实际应用中全部都按照10纳米的间距来制造，就会有一定的硅片面积被浪费掉。dpt技术很好的解决了这一问
题，即同时制作两个掩膜版(mask)，两个掩膜版互相偏移5nm，而每个掩膜版还是按10nm的规则来做，这样，就可以在第0nm、第10nm、第20nm的位置用其中一块掩膜版来刻金属线，而在第5nm、第15nm、第25nm的位置用另一块掩膜版来刻金属线，最终的结果可以得到两条金属线之间的间距最小为5nm，相较于只用一块掩膜版的技术，足足节省一半的硅片面积，有效降低成本。
46.s110、根据违例单元的违例信息确定用于修复违例的目标线路。
47.如前所述，本技术述及的违例单元的违例类型，主要包括建立时间(setup time)违例和保持时间(hold time)违例两种类型，在实际应用中，待修复的违例单元可能属于建立时间违例，也可能属于保持时间违例。进一步的，依据传输信息的不同，芯片电路中由金属线以及电路单元构成的传输路径可以分为时钟路径和数据路径，可以理解的是，时钟路径主要指用于进行时钟信号传输的路径，而数据路径则主要指用于进行通信数据传输的路径。重要的是，不同的违例类型需要通过不同的传输路径来修复。
48.因此，在确定待修复的违例单元之后，首先需要通过静态时序分析报告确定违例单元的违例类型，并进一步根据违例单元的违例类型确定相应的修复路径。具体的，如果违例单元属于建立时间违例，则确定违例单元中的时钟路径为修复路径，相应的，如果违例单元属于保持时间违例，则确定违例单元的时钟路径以及数据路径中至少一个为修复路径，也就是说，对于保持时间违例的违例单元而言，可以通过时钟路径以及数据路径中的至少一种完成修复。
49.进一步的，结合芯片电路的设计经验可知，对于芯片电路中的任一违例单元而言，不论是其中的时钟路径还是时序路径，在实际布线时，都有可能由多条不同的路线组成，当然，各条线路之间具有预设的连接关系，并且能够通过不同线路实现违例单元内不同电路单元之间的相互连接，进而实现既定的电路功能。因此，需要在确定的修复路径中确定用于修复违例的目标线路。
50.结合前述内容可知，静态时序分析报告中记录有违例单元的全部违例信息，其中就包括不同线路的违例时长，因此，可以基于修复路径中各条线路的违例时长确定用于修复违例的目标线路。在实际应用中，修复路径中不同线路的违例时长往往是不同的，通常，将违例时长最长的线路修复后，对于整条路径的修复是最为有利的，甚至有可能直接完成修复路径的整体时序修复，因此，作为一种优选实施方式，可以将修复路径中违例时长最长的线路作为用于修复违例的目标线路。
51.s120、将目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。
52.如前所述，本技术中述及的芯片电路是基于dpt技术生成的，也就是说，在同一金属层的金属线存在两种不同的掩膜布线轨道，同一层的金属线在工艺生成过程中并不是同一时刻制造的，而是存在先后关系，重要的是，由于工艺制造原因，由不同掩膜生成的金属线的电阻率是不同的，即对于一条规格确定的金属线而言，其在基于不同掩膜生成的情况下，电阻值是不同的。可以理解的是，芯片电路中金属线的电阻值直接影响电气信号的传递速度，进而影响芯片电路的时序特征。
53.进一步的，在芯片电路的物理设计阶段，由不同掩膜生成的金属线的电阻率是可以基本确定的，至少不同掩膜生成的金属线的电阻率的大小关系是可以确定的，通常，生成
过程中基于在后使用的掩膜生成的金属线的电阻率更小，这使得在设计阶段基于不同掩膜生成金属线进而改变芯片电路的时序特征成为可能。
54.在本实施例中，目标线路指连接违例单元内部不同电路单元的线路，并且，目标线路是由至少一条金属线依次连接构成的，基于芯片电路的制造工艺可知，目标线路可能跨越不同的金属层，并在其所跨越的金属层内设置有相应的金属线，当然，不同层的金属线可以通过过孔相互连接，重要的是，目标线路在不同金属层中的金属线是可以通过不同掩膜生成的。
55.基于上述内容可知，只要将目标线路中至少一条金属线基于不同的掩膜重新生成，即可改变目标线路整体的电阻值，进而改变目标线路的时序特征。为便于表述，本实施例将目标线路当前对应的掩膜定义为第一掩膜，相应的，将重新生成金属线过程中所使用的更换后的掩膜定义为第二掩膜。参见图2a所示，点划线表示第一掩膜中的掩膜布线轨道，虚线表示第二掩膜中的掩膜布线轨道，黑实线表示目标线路中的金属线，在当前设计中，竖直分布的金属线以及水平分布的金属线均基于第一掩膜生成，只不过二者属于不同的金属层，通过过孔相连，本步骤将水平分布的、基于第一掩膜生成的金属线基于第二掩膜重新生成，生成结果可以如图2b所示，由于前述内容可知，重新生成的金属线与之前的金属线的电阻是不同的，因此可以调整其所在的整条线路的时序特征。
56.进一步的，违例单元的违例类型不同，切换掩膜重新生成金属线的方式也是不同的。
57.具体的，如果违例单元属于建立时间违例，即建立时间大于芯片电路设计指标中规定的建立时间基准值，要想修复建立时间违例，就需要缩短目标线路的建立时间，即降低目标线路的电阻值，因此，在此种情况下，前述第一掩膜为双层掩膜中生成金属线电阻率较大的掩膜，第二掩膜为双层掩膜中生成金属线电阻率较小的掩膜，将目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成，可以达到修复建立时间违例的目的。
58.相应的，如果违例单元属于保持时间违例，即保持时间小于芯片电路设计指标中规定的保持时间基准值，要想修复保持时间违例，就需要延长目标线路的保持时间，即增大目标线路的电阻值，因此，此种情况下，前述第一掩膜为双层掩膜中生成金属线电阻率较小的掩膜，第二掩膜为双层掩膜中生成金属线电阻率较大的掩膜，将目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成，可以达到修复保持时间违例的目的。
59.需要说明的是，前述内容中述及的金属线，还包括金属线两端的过孔，在重新生成时，可以一并重新生成。
60.综上所述，本技术提供的时序违例修复方法，在获取基于双层掩膜生成的芯片电路中的待修复的违例单元后，根据违例单元的违例信息确定用于修复违例的目标线路，并将目标线路中的至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。对于双掩膜芯片设计而言，基于不同掩膜生成的金属线的电阻率是不同的，本方法将目标线路中原本基于第一掩膜生成的金属线基于第二掩膜重新生成，通过改变金属线的电阻值调节金属线所属目标线路的时序特征，进而实现对于违例单元的修复，相较于现有技术中的人工修复方式，可以有效提高芯片电路时序修复的效率，有助于确保芯片的整体设计周期。
61.并且，通过不同掩膜重新生成金属线，不会引入新的线路网络，不必调整芯片电路的设计逻辑，对原有设计拓扑几乎没有改变，可以在对芯片电路进行最小改动的情况下调
整芯片电路的时序特性，有效避免引起更大的违例，有助于提高芯片设计效率。
62.进一步的，在基于第二掩膜重新生成金属线之后，还需要对芯片电路进行静态时序分析，以确定修复后的芯片电路是否满足时序要求，如果仍不满足时序要求，可以继续执行图1所示实施例的修复方法，进行再次修复，直至所得芯片电路满足时序要求。
63.下面对本发明提供的违例单元修复装置进行介绍，本发明提供的违例单元修复装置，与本技术实施例所提供的违例单元修复方法属于同一申请构思，可执行本技术任意实施例所提供的违例单元修复方法，具备执行违例单元修复方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本技术实施例提供的违例单元修复方法，此处不再加以赘述。
64.参见图3，图3是本发明实施例提供的一种时序违例修复装置的结构框图，本实施例提供的时序违例修复装置，包括：
65.获取单元10，用于获取芯片电路中待修复的违例单元，其中，芯片电路基于双层掩膜生成；
66.确定单元20，用于根据违例单元的违例信息确定用于修复违例的目标线路；
67.修复单元30，用于将目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。
68.可选的，确定单元20，用于根据违例单元的违例信息确定用于修复违例的目标线路，包括：
69.根据违例单元的违例类型确定修复路径；
70.基于修复路径中各线路的时序信息确定用于修复违例的目标线路。
71.可选的，确定单元20，用于基于修复路径中各线路的时序信息确定用于修复违例的目标线路，包括：
72.确定修复路径中违例时长最长的线路为用于修复违例的目标线路。
73.可选的，违例类型包括建立时间违例或保护时间违例；
74.可选的，确定单元20，用于根据违例单元的违例类型确定修复路径，包括：
75.若违例单元属于建立时间违例，确定违例单元中的时钟路径为修复路径；
76.若违例单元属于保持时间违例，确定违例单元的时钟路径以及数据路径中至少一个为修复路径。
77.可选的，参见图4，图4是本发明实施例提供的另一种时序违例修复装置，在图3所示实施例提供的装置的基础上，本装置还包括：
78.分析单元40，用于对基于第二掩膜重新生成金属线后的芯片电路进行静态时序分析。
79.可选的，参见图5，图5为本发明实施例提供的服务器的结构框图，如图5所示，可以包括：至少一个处理器100，至少一个通信接口200，至少一个存储器300和至少一个通信总线400；
80.在本发明实施例中，处理器100、通信接口200、存储器300、通信总线400的数量为至少一个，且处理器100、通信接口200、存储器300通过通信总线400完成相互间的通信；显然，图5所示的处理器100、通信接口200、存储器300和通信总线400所示的通信连接示意仅是可选的；
81.可选的，通信接口200可以为通信模块的接口，如gsm模块的接口；处理器100可能是一个中央处理器cpu，或者是特定集成电路asic(application specific integrated circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。
82.存储器300，存储有应用程序，可能包含高速ram存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
83.其中，处理器100具体用于执行存储器内的应用程序，以实现上述时序违例修复方法的任一实施例。
84.在一些实施例中，本实施例还提供了一种计算机可读存储介质，如软盘、光盘、硬盘、闪存、u盘、sd(secure digital memory card，安全数码卡)卡、mmc(multimedia card，多媒体卡)卡等，在该计算机可读存储介质中存储有实现上述各个步骤的一个或者多个指令，这一个或者多个指令被一个或者多个处理器执行时，使得所述处理器执行前文描述的违例单元修复方法。相关具体实现请参考前述描述，此处不过多赘述。
85.除了上述方法和设备以外，本技术的实施例还可以是计算机程序产品，其包括计算机程序指令，计算机程序指令在被处理器运行时使得处理器执行本说明书上述内容中描述的根据本技术各种实施例的违例单元修复方法中的步骤。
86.计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本技术实施例操作的程序代码，程序设计语言包括面向对象的程序设计语言，诸如java、c++等，还包括常规的过程式程序设计语言，诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
87.本领域技术人员能够理解，本公开所披露的内容可以出现多种变型和改进。例如，以上所描述的各种设备或组件可以通过硬件实现，也可以通过软件、固件、或者三者中的一些或全部的组合实现。
88.此外，虽然本公开对根据本公开的实施例的系统中的某些单元做出了各种引用，然而，任何数量的不同单元可以被使用并运行在客户端和/或服务器上。单元仅是说明性的，并且系统和方法的不同方面可以使用不同单元。
89.本公开中使用了流程图用来说明根据本公开的实施例的方法的步骤。应当理解的是，前面或后面的步骤不一定按照顺序来精确的进行。相反，可以按照倒序或同时处理各种步骤。同时，也可以将其他操作添加到这些过程中。
90.本领域普通技术人员可以理解上述方法中的全部或部分的步骤可通过计算机程序来指令相关硬件完成，程序可以存储于计算机可读存储介质中，如只读存储器等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本公开并不限制于任何特定形式的硬件和软件的结合。
91.除非另有定义，这里使用的所有术语具有与本公开所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
92.以上是对本公开的说明，而不应被认为是对其的限制。尽管描述了本公开的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本公开的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本公开范围内。应当理解，上面是对本公开的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本公开由权利要求书及其等效物限定。

技术特征：

1.一种时序违例修复方法，其特征在于，包括：获取芯片电路中待修复的违例单元，其中，所述芯片电路基于双层掩膜生成；根据所述违例单元的违例信息确定用于修复违例的目标线路；将所述目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。2.根据权利要求1所述的方法，其特征在于，若所述违例单元属于建立时间违例，所述第一掩膜为双层掩膜中生成金属线电阻率较大的掩膜，所述第二掩膜为双层掩膜中生成金属线电阻率较小的掩膜。3.根据权利要求1所述的方法，其特征在于，若所述违例单元属于保持时间违例，所述第一掩膜为双层掩膜中生成金属线电阻率较小的掩膜，所述第二掩膜为双层掩膜中生成金属线电阻率较大的掩膜。4.根据权利要求1所述的方法，其特征在于，根据所述违例单元的违例信息确定用于修复违例的目标线路，包括：根据所述违例单元的违例类型确定修复路径；基于所述修复路径中各线路的时序信息确定用于修复违例的目标线路。5.根据权利要求4所述的方法，其特征在于，基于所述修复路径中各线路的时序信息确定用于修复违例的目标线路，包括：确定所述修复路径中违例时长最长的线路为用于修复违例的目标线路。6.根据权利要求4所述的方法，其特征在于，所述违例类型包括建立时间违例或保护时间违例；根据所述违例单元的违例类型确定修复路径，包括：若所述违例单元属于建立时间违例，确定所述违例单元中的时钟路径为修复路径；若所述违例单元属于保持时间违例，确定所述违例单元的时钟路径以及数据路径中至少一个为修复路径。7.根据权利要求1-6任一项所述的方法，其特征在于，还包括：对基于第二掩膜重新生成所述金属线后的芯片电路进行静态时序分析。8.一种时序违例修复装置，其特征在于，包括：获取单元，用于获取芯片电路中待修复的违例单元，其中，所述芯片电路基于双层掩膜生成；确定单元，用于根据所述违例单元的违例信息确定用于修复违例的目标线路；修复单元，用于将所述目标线路中至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。9.一种服务器，其特征在于，包括：存储器，用于存储指令；处理器，用于根据所述存储器中存储的指令，执行如权利要求1-7任一项所述的时序违例修复方法。10.一种计算机可读存储介质，其特征在于，存储有计算机程序，所述计算机程序被执行时实现权利要求1-7任一项所述的时序违例修复方法。

技术总结

本申请提供一种时序违例修复方法、装置、服务器及可读存储介质，应用于集成电路技术领域，该方法在获取基于双层掩膜生成的芯片电路中的待修复的违例单元后，根据违例单元的违例信息确定用于修复违例的目标线路，并将目标线路中的至少一条基于第一掩膜生成的金属线，基于第二掩膜重新生成。对于双掩膜芯片设计而言，基于不同掩膜生成的金属线的电阻率是不同的，本方法将目标线路中原本基于第一掩膜生成的金属线基于第二掩膜重新生成，通过改变金属线的电阻值调节金属线所属目标线路的时序特征，进而实现对于违例单元的修复，可以有效提高芯片电路时序修复的效率，有助于确保芯片的整体设计周期。整体设计周期。整体设计周期。