封装结构的制作方法

1.本实用新型涉及一种封装结构。

背景技术：

2.随着电子装置持续的发展，半导体封装结构也必须持续进行改良，以提升市场竞争力。进一步而言，如何优化封装结构，改善打线搭配底座支架的封装结构所产生的问题，使其具有市场竞争力实为一种挑战。

技术实现要素：

3.本实用新型提供一种封装结构，其具有市场竞争力。
4.本实用新型的一种封装结构包括基板、密封体以及镀层。基板具有线路。密封体设置于基板上。镀层设置于密封体的侧壁上。线路连接镀层，以使线路与所述镀层构成延伸导电路径。
5.在本实用新型的一实施例中，上述的镀层从密封体的侧壁延伸至基板的侧壁与底表面。
6.在本实用新型的一实施例中，上述的镀层与线路直接接触。
7.在本实用新型的一实施例中，上述的基板具有相对的顶表面与底表面，线路由顶表面往底表面延伸。
8.在本实用新型的一实施例中，上述的密封体由雷射直接成型材料所制成。
9.在本实用新型的一实施例中，上述的镀层由雷射直接成型材料所制成。
10.在本实用新型的一实施例中，上述的密封体与基板直接接触。
11.在本实用新型的一实施例中，上述的密封体覆盖线路的一部分。
12.在本实用新型的一实施例中，上述的镀层凸设于密封体的侧壁上。
13.在本实用新型的一实施例中，上述的线路与镀层以一对一的方式进行连接。
14.基于上述，本实用新型的封装结构通过线路连接镀层的设计，以使线路与镀层构成延伸导电路径，如此一来，可以有效改善打线搭配底座支架的封装结构所产生的问题，使其具有市场竞争力。
15.为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
16.图1、图2是本实用新型一实施例的封装结构的立体示意图。
17.图3是本实用新型一实施例的封装结构的剖面示意图。
18.图4是本实用新型一替代性实施例的封装结构的立体示意图。
19.应说明的是，图1为透视绘法，且省略绘示出芯片。
具体实施方式
20.在下文中详细阐述本实用新型的实施例。然而，该些实施例为示范性的，本实用新型并非仅限于此，且本实用新型由申请专利范围的范围界定。
21.以下将参考图式来全面地描述本实用新型的例示性实施例，但本实用新型还可按照多种不同形式来实施，且不应解释为限于本文所述的实施例。在图式中，为了清楚起见，各区域、部位及层的大小与厚度可不按实际比例绘制，且省略绘示部分构件。为了方便理解，下述说明中相同的元件将以相同之符号标示来说明。
22.本文所使用之方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘图式使用且不意欲暗示绝对定向。
23.除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本实用新型所属领域的普通技术人员通常理解的相同的含义。
24.图1、图2是本实用新型一实施例的封装结构的立体示意图。图3是本实用新型一实施例的封装结构的剖面示意图。图4是本实用新型一替代性实施例的封装结构的立体示意图。请参考图1至图3，在本实施例中，封装结构100包括基板110、密封体120以及镀层130，其中基板110具有线路112，密封体120设置于基板110上，镀层130设置于密封体120的侧壁120s上。此外，本实施例的封装结构100通过线路112连接镀层130的设计，以使线路112与镀层130构成延伸导电路径10，如此一来，可以有效改善打线搭配底座支架的封装结构所产生的问题，使其具有市场竞争力。在此，基板110为印刷电路板(pcb)或其他适宜的具有导电线路的基板，而线路112可以使用适宜的导电材料所制成，本实用新型不加以限制。
25.进一步而言，由于打线工艺(例如是利用焊线将芯片电性连接至基板)中需考虑许多因素(如线径、角度等)，使得打线工艺往往较其他工艺来的复杂，进而有一致性较差的问题，且额外的底座支架也会增加封装结构的体积，因此本实施例的封装结构100通过线路112连接镀层130的设计可以提升工艺一致性，有助于批量生产，且可以在不需要底座支架的情况下维持元件尺寸，无须因额外的底座支架而增加封装结构的体积，因此可以有效改善打线搭配底座支架的封装结构所产生的问题，使其具有市场竞争力，但本实用新型不限于此。
26.应说明的是，封装结构100可以更包括设置于基板110上的芯片140，且芯片140可以电性连接至延伸导电路径10，其中芯片140依照实际设计上的需求可以是任何适宜的芯片类型且可以通过任何适宜的方式接合于基板110上，举例而言，芯片140可以以倒装(flip chip)方式接合于基板110的线路112上，或者，芯片140亦可以通过其他接合方式接合于基板110的线路112上，本实用新型不加以限制。
27.在一些实施例中，由于封装结构100通过线路112连接镀层130的设计可以减少芯片与线路的不连续面所造成的阻抗不匹配损耗，如此一来，可以使高频特性更加稳定减少高频损耗，因此本实施例的封装结构100在高频应用上可以更具有优势，但本实用新型不限于此。
28.在一些实施例中，密封体120与镀层130由雷射直接成型(laser direct structuring,lds)材料所制成，举例而言，可以先将芯片140设置于基板110上，接着，通过模具执行热压工艺，以将雷射直接成型材料灌入模具之腔体内，进而形成密封体120。此外，由于雷射直接成型材料为含触媒的材料，因此可以通过对欲形成镀层130的区域照射雷射
光，以使前述雷射直接成型材料活化并进行镀覆，进而将镀层130形成在密封体120的侧壁120s上并与线路112相连接(镀层130与线路112例如是直接接触)，因此，在此制作方法下，镀层130可以是凸设于密封体120的侧壁120s上，但本实用新型不限于此。应说明的是，本实用新型的镀层130的厚度可以依照实际设计上的需求而定，举例而言，镀层130的厚度例如是10微米以下，以降低受到雷射光照射后损坏的机率，但本实用新型不限于此。此外，触媒可以是任何适宜用于雷射直接成型材料的触媒，本实用新型亦不加以限制。
29.在一些实施例中，镀层130从密封体120的侧壁120s延伸至基板110的侧壁110s与底表面110b，其中基板110具有相对底表面110b的的顶表面110a，且线路112由顶表面110a往底表面110b延伸(例如是经由贯孔(via))，但本实用新型不限于此。
30.在一些实施例中，由于省略了底座支架，密封体120直接形成于基板110上，使得密封体120与基板110直接接触且密封体120覆盖线路112的一部分(位于基板110的顶表面110b的部分)，但本实用新型不限于此。
31.在一些实施例中，线路112与镀层130以一对一的方式进行连接。进一步而言，本实用新型的线路112与镀层130的数量可以是一个或多个，且线路112与镀层130可以设置在封装结构100的一个边或多个边上，举例而言，如图2所示，线路112与镀层130可以是多个且可以设置于封装结构100的一个边上，如图4的替代性实施例所示，线路112与镀层130可以是多个且可以设置于封装结构100的二个边上，而在未绘示的实施例中，线路112与镀层130可以依照实际设计上的需求设置于封装结构100的三个边或四个边上，本实用新型不加以限制。
32.在一些实施例中，封装结构100为四方平面无引脚封装(qfn)，但本实用新型不限于此。
33.综上所述，本实用新型的封装结构通过线路连接镀层的设计，以使线路与镀层构成延伸导电路径，如此一来，可以有效改善打线搭配底座支架的封装结构所产生的问题，使其具有市场竞争力。
34.最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

技术特征：

1.一种封装结构，其特征在于，包括：基板，具有线路；密封体，设置于所述基板上；以及镀层，设置于所述密封体的侧壁上，其中所述线路连接所述镀层，以使所述线路与所述镀层构成延伸导电路径。2.根据权利要求1所述的封装结构，其特征在于，所述镀层从所述密封体的所述侧壁延伸至所述基板的侧壁与底表面。3.根据权利要求1所述的封装结构，其特征在于，所述镀层与所述线路直接接触。4.根据权利要求1所述的封装结构，其特征在于，所述基板具有相对的顶表面与底表面，所述线路由所述顶表面往所述底表面延伸。5.根据权利要求1所述的封装结构，其特征在于，所述密封体由雷射直接成型材料所制成。6.根据权利要求5所述的封装结构，其特征在于，所述镀层由所述雷射直接成型材料所制成。7.根据权利要求1所述的封装结构，其特征在于，所述密封体与所述基板直接接触。8.根据权利要求1所述的封装结构，其特征在于，所述密封体覆盖所述线路的一部分。9.根据权利要求1所述的封装结构，其特征在于，所述镀层凸设于所述密封体的所述侧壁上。10.根据权利要求1所述的封装结构，其特征在于，所述线路与所述镀层以一对一的方式进行连接。

技术总结

本实用新型提供一种封装结构包括基板、密封体以及镀层。基板具有线路。密封体设置于基板上。镀层设置于密封体的侧壁上。线路连接镀层，以使线路与所述镀层构成延伸导电路径。以使线路与所述镀层构成延伸导电路径。以使线路与所述镀层构成延伸导电路径。

技术研发人员：

徐志旭 林文正

受保护的技术使用者：

拓纬实业股份有限公司

技术研发日：

2022.10.28

技术公布日：

2023/2/23